专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017045825A 半導体装置审中-公开
标题翻译：半导体设备
公开(公告)号：JP2017045825A
公开(公告)日：2017-03-02
申请号：JP2015166575
申请日：2015-08-26
申请人：株式会社東芝
发明人：吉水康人 , 側瀬聡文 , 渡邉桂 , 荒井伸也
IPC分类号： H01L21/336 , H01L29/788 , H01L29/792 , H01L27/115
CPC分类号： H01L27/11582 , H01L21/30604 , H01L21/764 , H01L21/76897 , H01L23/53295
摘要：【課題】空隙を介して対向する電極膜間の高い耐圧を確保できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、積層体100は、第1空隙40を介して積層された複数の電極膜70を有する。第2空隙STは、積層体100の積層方向に延び、積層体100を積層方向に対して交差する第1方向に分離し、第1空隙40に通じている。第1絶縁膜48は、積層体100の上に設けられ、第2空隙STの上端を覆う。電荷蓄積膜32を有する積層膜30は、電極膜70の側面と、電極膜70の側面に対向する半導体膜20の側面との間に設けられ、電極膜70の側面および半導体膜20の側面に接している。【選択図】図2
摘要翻译：一种半导体装置，能够经由间隙确保对置电极膜之间的高耐受电压。根据一个实施例，一种半导体器件，燃料电池堆100包括多个电极膜70的层叠有第一空气间隙40。第二间隙ST在层叠体100被分离成第一方向交叉的堆100在堆叠方向上的层叠方向延伸，它会导致在第一空气间隙40。第一绝缘膜48被设置在层叠体100，覆盖第二间隙ST的上端。具有电荷存储膜32和电极膜70的侧表面层叠膜30半导体膜20相反侧的侧表面之间设置在电极膜70中，侧表面和电极膜70的半导体膜20的侧表面我们是在相互接触。 .The

2. 发明专利

JP2016201407A 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2016201407A
公开(公告)日：2016-12-01
申请号：JP2015078949
申请日：2015-04-08
申请人：株式会社東芝
发明人：石崎健士 , 和田純一 , 坂田敦子 , 渡邉桂 , 北村政幸 , 池野大輔 , 若月啓 , 荻原博隆 , 奥田真也
IPC分类号： H01L27/115 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8247
CPC分类号： H01L27/11582 , H01L27/1157
摘要：【課題】反りを抑えた半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、基板10と、基板10の主面上に積層された、複数の金属層70と複数の絶縁層40と複数の中間層71とを有する積層体100と、積層体100内を積層体100の積層方向に延びる半導電性または導電性を有する膜20と、膜20と金属層70との間に設けられた記憶膜32とを備えている。金属層70はタングステン層であり、中間層71は窒化タングステン層である、または、金属層70はモリブデン層であり、中間層71は窒化モリブデン層である。【選択図】図2
摘要翻译：一种半导体装置，以及它们的抑制翘曲的制造方法。根据一个实施例，一种半导体器件，层叠有基板10，层叠在基板10的主表面上，以及多个金属层70和多个绝缘层40和多个中间层71的主体100，和一膜20具有在层叠体100的层叠方向上的半导电或导电的延伸层叠体100，以及膜20和金属层之间设置的存储层32 70 。金属层70是钨层，中间层71是一个氮化钨层，或金属层70是钼层，中间层71是钼的氮化物层。 .The

3. 发明专利

JP5784513B2 MEMSデバイスおよびその製造方法有权
标题翻译： MEMS器件及其制造方法
公开(公告)号：JP5784513B2
公开(公告)日：2015-09-24
申请号：JP2012005487
申请日：2012-01-13
申请人：株式会社東芝
发明人：渡邉桂 , 下岡義明 , 齋藤友博 , 池橋民雄
IPC分类号： B81B3/00 , B81C1/00 , H01G5/16
CPC分类号： H01G5/16 , H01G5/011 , Y10T29/42

4. 发明专利

JP2017005178A 半導体装置の製造方法审中-公开
标题翻译：一种制造半导体器件的方法
公开(公告)号：JP2017005178A
公开(公告)日：2017-01-05
申请号：JP2015119821
申请日：2015-06-12
申请人：株式会社東芝
发明人：中尾慎一 , 落合俊輔 , 押木祐介 , 渡邉桂 , 大村光広
IPC分类号： C23C16/30 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/115 , H01L21/768 , H01L23/532 , H01L21/3065
CPC分类号： H01L23/5226 , H01L21/31144 , H01L21/76816 , H01L21/76877 , H01L23/528 , H01L27/11582
摘要：【課題】アスペクト比の高いホールやスリットのエッチングに適した半導体装置の製造方法を提供する。【解決手段】実施形態によれば、半導体装置の製造方法は、タングステン、タンタル、ジルコニウム、ハフニウム、モリブデン、ニオブ、ルテニウム、オスミウム、レニウム、およびイリジウムの群より選ばれた少なくとも1種の金属と、ボロンと、炭素とを含み、金属の組成比がボロンの組成比および炭素の組成比よりも高いマスク層を、被エッチング層上に形成する工程と、マスク層をパターニングする工程と、パターニングされたマスク層を用いて被エッチング層をドライエッチングし、被エッチング層にホールまたは溝を形成する工程と、を備えている。【選択図】図5
摘要翻译：本发明提供了一种制造半导体器件，其适合用于蚀刻高纵横比的孔或狭缝的方法。根据一个实施方案，一种制造半导体器件，钨钽，锆，铪，钼，铌，钌，锇，和，至少一种选自铼和铱中选择的金属的方法，和硼，碳，较高的掩模层比组成比和碳的金属的组成比的组成比被硼，形成该层上的步骤，以进行蚀刻，并且图案化所述掩膜层的步骤中，图案化的所述蚀刻层进行干蚀刻使用掩模层，和一个，以及在所述蚀刻层中的孔或槽。点域5

5. 发明专利

JP2016174097A 半導体製造方法有权
标题翻译：制造半导体的方法
公开(公告)号：JP2016174097A
公开(公告)日：2016-09-29
申请号：JP2015053832
申请日：2015-03-17
申请人：株式会社東芝
发明人：奥田真也 , 渡邉桂 , 林秀和
IPC分类号： C23C16/01 , C23C16/455 , C23C16/50 , H01L21/205
CPC分类号： H01L21/02274 , H01L21/0206 , H01L21/02115 , H01L21/32055 , H01L21/31111
摘要：【課題】半導体基板上の異物を適切に除去することができる半導体製造方法を提供する。【解決手段】本実施形態による半導体製造方法は、反応容器内に、第1の膜の成分を含有する第1のガスを供給し、プラズマCVDで、反応容器内に収容された半導体基板上に第1の膜を形成することを具備する。また、半導体製造方法は、第1の膜を形成した後に、反応容器内に第2のガスを供給し、第2のガスに反応容器内の第1のガスを反応させることで、第1の膜の表面に第1の膜と異なる組成を有する第2の膜を形成することを具備する。また、半導体製造方法は、第2の膜を選択的に除去することを具備する。【選択図】図2
摘要翻译：要解决的问题：提供一种用于制造半导体的方法，通过该方法可以适当地去除半导体衬底上的异物。解决方案：根据实施例的半导体的制造方法包括以下步骤：提供包括第一膜的成分进入反应室; 以及通过等离子体CVD法形成在负载在反应室中的半导体衬底上的第一膜。制造半导体的方法还包括以下步骤：在形成第一膜之后将第二气体供应到反应室中，以使第二气体与反应室中的第一气体反应，从而形成与在第一膜的表面上的第一膜组成; 并选择性地去除第二个膜。选择图：图2

6. 发明专利

JP2016172881A 半導体装置の製造方法、及び半導体製造装置有权
标题翻译：半导体器件的制造方法和半导体制造装置
公开(公告)号：JP2016172881A
公开(公告)日：2016-09-29
申请号：JP2015051953
申请日：2015-03-16
申请人：株式会社東芝
发明人：坂田敦子 , 渡邉桂 , 和田純一 , 北村政幸 , 石崎健士 , 奥田真也 , 荻原博隆 , 若月啓 , 池野大輔
IPC分类号： C23C16/44 , H01L21/683 , C23C14/56
CPC分类号： H01L21/68764 , C23C14/568 , C23C16/4409 , C23C16/4585 , C23C16/54 , H01J37/32733 , H01J37/32899 , H01L21/02175 , H01L21/02244 , H01L21/02266 , H01L21/02271 , H01L21/67161 , H01L21/6719 , H01L21/67745 , H01L21/67757 , H01L21/68742 , H01L21/68771
摘要：【課題】複数種の膜を多層に成膜する場合に、プロセスのスループットを向上させることができる半導体装置の製造方法及び半導体製造装置を提供する。【解決手段】半導体装置の製造方法は、少なくとも第1の半導体基板と第2の半導体基板を載置可能で、回転することで第1の半導体基板と第2の半導体基板の位置を移動可能に構成されたターンテーブルと、ターンテーブルに載置された第1の半導体基板と第2の半導体基板の昇降により搬入出可能な位置にそれぞれ開口を有する第1成膜室及び第2成膜室と、を備える半導体製造装置を用いる。ターンテーブルの回転及びターンテーブルに載置された第1の半導体基板と第2の半導体基板の昇降により、第1の半導体基板と第2の半導体基板を、第1成膜室及び第2成膜室間で移設し、第1の半導体基板と第2の半導体基板上に積層膜を形成する。【選択図】図1
摘要翻译：要解决的问题：提供一种制造半导体器件的方法，所述半导体器件能够提高处理的吞吐量，在多层膜中形成多个膜的情况以及半导体制造装置。解决方案：半导体器件制造方法使用半导体制造装置，包括：能够安装至少第一半导体衬底和第二半导体衬底的转台，并且能够通过旋转移动第一半导体衬底和第二半导体衬底的位置; 以及第一成膜室和第二成膜室，其具有各自的开口，所述开口可以通过第一半导体衬底和放置在转台上的第二半导体衬底的上升和下降而进入。通过转盘的旋转以及放置在转台上的第一半导体衬底和第二半导体衬底的上升和下降，第一半导体衬底和第二半导体衬底在第一成膜室和第二成膜室之间转移从而形成在第一半导体衬底和第二半导体衬底上的层压膜。选择的图：图1

7. 发明专利

JP2015070233A 半導体装置の製造方法审中-公开
标题翻译：半导体器件的制造方法
公开(公告)号：JP2015070233A
公开(公告)日：2015-04-13
申请号：JP2013205883
申请日：2013-09-30
申请人：株式会社東芝
发明人：奥田真也 , 水島一郎 , 渡邉桂
IPC分类号： C23C16/509 , H01L21/205
CPC分类号： H01L21/0262 , C23C16/24 , C23C16/4401 , C23C16/56 , H01L21/02532 , H01L21/02592 , H01L21/02664
摘要：【課題】半導体装置の信頼性及び歩留まりを向上する半導体製造方法を提供すること。【解決手段】実施形態の半導体装置の製造方法は、所定の空間内に不活性ガス及び材料ガスを導入する工程と、前記不活性ガス及び前記材料ガスを導入後、電圧を印加し前記空間内にプラズマを発生させて基板上に半導体層を形成する工程と、前記電圧を印加後に、前記所定の空間内に酸化還元ガスを導入する工程と、前記電圧を印加後に、材料ガス、不活性ガス及び酸化還元ガスの導入を停止する工程と、を備える。【選択図】図2
摘要翻译：要解决的问题：提供能够提高半导体器件的可靠性和产率的半导体制造方法。解决方案：半导体器件的制造方法包括以下步骤：将惰性气体和材料气体引入预定空间; 在引入惰性气体和原料气体之后，在空间中施加电压以产生等离子体，从而在衬底上形成半导体层; 在施加电压之后，将氧化还原气体引入预定的空间; 并且在施加电压之后，终止材料气体，惰性气体和氧化还原气体的引入。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式