专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2021129143A デコード装置审中-公开
公开(公告)号：JP2021129143A
公开(公告)日：2021-09-02
申请号：JP2020020789
申请日：2020-02-10
申请人：キオクシア株式会社
发明人：及川恒平 , 住吉正人
IPC分类号： G06F12/04 , H03M7/40
摘要：【課題】スループットが高いデコード装置を提供する。【解決手段】デコード装置は、可変長のシンボルによって構成される第1ビット列を複数の第2ビット列に分割して出力する分割回路を備える。分割回路は、第1ブロックと、第2ブロックと、第3ブロックと、を備える。第1ブロックは、第1処理を第1ビット列のうちの第3ビット列のビット毎に実行する。第1処理は、1つのビットを1つのシンボルの先頭と仮定した場合の後続するシンボルの先頭ビットを演算する処理である。第2ブロックは、第2処理を第3ビット列のビット毎に実行することを設定回数実行する。第2処理は、1つのビットに対応付けられた境界情報を前記境界情報が示すビットに対応付けられた境界情報で上書きする処理である。第3ブロックは、第3ビット列のうちの第1ビットに対応付けられた境界情報が示す第2ビットの直前で第3ビット列を分割する。【選択図】図4

2. 发明专利

JP2021111318A データ書き込み方法、装置および記憶媒体有权
公开(公告)号：JP2021111318A
公开(公告)日：2021-08-02
申请号：JP2020105245
申请日：2020-06-18
申请人：北京百度網訊科技有限公司
发明人：李浩洋 , 阮元
IPC分类号： G06F12/04
摘要：【課題】メモリへのデータの書き込み性能を向上するデータ書き込み方法、装置および記憶媒体を提供する。【解決手段】方法は、第1データブロックの先頭記憶アドレスがメモリバスビット幅に揃うかを判断し、第1データブロックの先頭記憶アドレスがメモリバスビット幅に揃わないのであれば、第1データブロックの1つ前のデータブロックである第2データブロックの圧縮があったかを判断し、第2データブロックの圧縮があったのであれば、第1データブロックの先頭ビートに対し完全書き込みを実行する。【選択図】図1

3. 发明专利

JP2021093129A メモリデバイスへのコマンドバストレーニングの技術审中-公开
公开(公告)号：JP2021093129A
公开(公告)日：2021-06-17
申请号：JP2020157943
申请日：2020-09-18
申请人：インテル・コーポレーション
发明人：クリストファーピー.モザク , スティーブンティー.テイラー , アルヴィンシンチェゴ
IPC分类号： G06F12/04 , G06F11/22 , G11C7/10 , G11C11/4096 , G06F12/00
摘要：【課題】コマンドバスをトレーニングする時間を短縮してコマンドバストレーニングの質を上げるために、メモリデバイスにコマンドバストレーニングモードを実装する、ファームウェアの調整作業を最小限に抑えることが可能なメモリコントローラを提供する。【解決手段】メモリデバイスへのコマンドバストレーニングの技術であって、コントローラによる方法は、メモリデバイスを第1コマンドバストレーニングモードまたは第2コマンドバストレーニングモードに移行するようにトリガすることと、メモリデバイスが第1コマンドバストレーニングモードまたは第2コマンドバストレーニングモードのどちらにあるようにトリガされたかに基づいて、コマンドバスを介してコマンド/アドレス(CA)パターンを出力することと、メモリデバイスから返されるサンプリング済みのCAパターンを圧縮することと、を含む。【選択図】図8

4. 发明专利

JP2021039447A メモリコントローラおよびメモリコントローラで実施される方法审中-公开
公开(公告)号：JP2021039447A
公开(公告)日：2021-03-11
申请号：JP2019158934
申请日：2019-08-30
申请人：キヤノン株式会社
发明人：伊藤元久 , 白石大介
IPC分类号： G06F12/04 , G06F12/02 , G06F12/06
摘要：【課題】規定長に満たないデータをDRAMに書き込むためのライトコマンドの発行に伴う比較的長いペナルティの影響を軽減または除去する。【解決手段】メモリコントローラは、DRAMに規定長のデータを書き込むための第1ライトコマンドと、DRAMに規定長に満たないデータを書き込むための第2ライトコマンドと、を発行可能に構成されたメモリコントローラであって、DRAMに対する要求を格納する格納手段と、格納手段に格納されている要求の発行順を決定する決定手段と、決定手段により決定された発行順に基づきDRAMコマンドを発行する発行手段と、を備える。決定手段は、先行するDRAMコマンドを発行してから当該DRAMコマンドと同じバンクを対象とする第2ライトコマンドを発行するまでの期間に、当該DRAMコマンドが対象とするバンクと異なるバンクを対象とする別のDRAMコマンドを発行可能な場合、その発行可能な別のDRAMコマンドが当該第2ライトコマンドよりも先に発行されるように発行順を決定する。【選択図】図2

5. 发明专利

JP6841074B2 情報処理装置、データ圧縮方法及びデータ圧縮プログラム有权
公开(公告)号：JP6841074B2
公开(公告)日：2021-03-10
申请号：JP2017027056
申请日：2017-02-16
申请人：富士通株式会社
发明人：鈴木康介 , 加藤純
IPC分类号： G06F16/18 , H03M7/42 , G06F3/06 , G06F12/04 , G06F12/00 , G06F16/174

6. 发明专利

JP6768989B1 データ解析システムにおけるメモリ割り当て有权
公开(公告)号：JP6768989B1
公开(公告)日：2020-10-14
申请号：JP2020520635
申请日：2018-10-15
申请人：アルテリックスインコーポレイテッド
发明人：エドワードピー.ハーディングジュニア , アダムディー.ライリー , クリストファーエイチ.キングズリー
IPC分类号： G06F12/06 , G06F12/04
摘要：モジュールは、コンピュータ内のメモリを管理する。モジュールは、コンピュータに関連付けられているプライマリメモリの使用量を監視する。プライマリメモリは、準備完了状態のメモリブロックを格納する。準備状態のメモリブロックによるプライマリメモリの使用量が準備完了状態スレッショルドを超えることに応答して、モジュールは準備完了状態のメモリブロックの少なくともいくつかを圧縮して、準備完了および圧縮状態のメモリブロックを形成する。準備完了および圧縮状態のメモリブロックによるプライマリメモリ使用量が解放スレッショルドを超えていることに応じて、モジュールは準備完了および圧縮状態のメモリブロックの少なくともいくつかを解放する。圧縮状態のメモリブロックによるメモリ右ブロックによるプライマリメモリ使用量が圧縮スレッショルドを超えていることに応じて、モジュールは圧縮状態のメモリブロックの少なくともいくつかをコンピュータに関連付けられたセカンダリメモリに転送する。

7. 发明专利

JP6757299B2 メモリモジュール及びその動作方法有权
公开(公告)号：JP6757299B2
公开(公告)日：2020-09-16
申请号：JP2017146495
申请日：2017-07-28
申请人：三星電子株式会社 , Samsung Electronics Co.,Ltd.
发明人：ツェン宏忠 , クリシュナマラディ , 牛迪民
IPC分类号： G06F12/02 , G06F12/00 , G06F3/06 , G06F12/04

8. 发明专利

JP6738301B2 メモリモジュール及びメモリモジュールを含むメモリシステム並びにメモリシステムの動作方法有权
公开(公告)号：JP6738301B2
公开(公告)日：2020-08-12
申请号：JP2017103830
申请日：2017-05-25
申请人：三星電子株式会社 , Samsung Electronics Co.,Ltd.
发明人：マラディ, クリシュナ , ジェン宏忠
IPC分类号： G06F12/04 , G06F12/08 , G06F12/02

9. 发明专利

JP2020517014A メモリ帯域幅利用を低減するために活性化データの圧縮及び復元を使用するニューラルネットワークプロセッサ审中-公开
公开(公告)号：JP2020517014A
公开(公告)日：2020-06-11
申请号：JP2019555659
申请日：2018-04-16
IPC分类号： G06N3/06 , G06F12/04 , H03M7/40
摘要：ディープニューラルネットワーク(DNN)モジュールは、メモリバス帯域幅の利用量を減らすよう、ニューロンにより生成された活性化データを圧縮及び復元することができる。圧縮ユニットは、DNNモジュール内のニューロンによって生成されたデータの非圧縮チャンクを受け取ることができる。圧縮ユニットは、圧縮された出力チャンクのマスク部分及びデータ部分を生成する。マスク部分は、データの非圧縮チャンク内のゼロバイト及び非ゼロバイトの存在及び位置を符号化する。データ部分は、データの非圧縮チャンクから切り捨てられた非ゼロバイトを格納する。復元ユニットは、DNNモジュール内の又はアプリケーションホストのメモリからデータの圧縮されたチャンクを受け取ることができる。復元ユニットは、マスク部分及びデータ部分を用いてデータの圧縮されたチャンクを復元する。これは、メモリバス利用量を低減し、DNNモジュールがより速く処理演算を完了することを可能にし、電力消費量を削減する。

10. 发明专利

JP6696052B2 ストレージ装置及び記憶領域管理方法有权
公开(公告)号：JP6696052B2
公开(公告)日：2020-05-20
申请号：JP2019524735
申请日：2017-06-20
申请人：株式会社日立製作所
发明人：里山愛 , 川口智大 , 吉井義裕
IPC分类号： G06F12/04 , G06F3/06 , G06F12/02

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式