会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明专利
    • コンパイルプログラム、コンパイル方法およびコンパイル装置
    • COMPILE程序,COMPILE方法和COMPILE设备
    • JP2015191346A
    • 2015-11-02
    • JP2014066929
    • 2014-03-27
    • 富士通株式会社
    • 原口 正寿
    • G06F9/45
    • G06F8/443G06F8/445G06F9/38
    • 【課題】コードに含まれるループの実行時間を短縮する。 【解決手段】コンパイル装置10は、記憶部11と変換部12を有する。記憶部11は、ループ内に、K回転前の演算の結果を参照する第1の変数を含む演算式15をもつコード13を記憶する。変換部12は、演算式15を、K+1回転以上前の演算の結果を参照する第2の変数を用いて、第1の変数を含まない演算式16に展開する。変換部12は、演算式15に基づいてループを実行する場合の実行時間T1と、演算式16に基づいてループ内のJ回転目の演算とJ+K回転目の演算とを並列化する場合の実行時間T2とを比較する。変換部12は、比較の結果に応じて、コード13を、J回転目の演算とJ+K回転目の演算とを並列に実行させる並列処理命令を含むコード14に変換するか決定する。 【選択図】図1
    • 要解决的问题:减少代码中包含的循环的执行时间。解码:编译设备10具有存储单元11和转换单元12.存储单元11存储代码13,循环中具有 算术表达式15,其包括用于参考K旋转之前的操作结果的第一变量。 转换单元12通过使用用于参考在K + 1旋转之前的操作结果的第二变量来将算术表达式15扩展为不具有第一变量的算术表达式16。 转换单元12将基于算术表达式15执行循环的情况的执行时间T1与在第J次旋转和J + Kth的操作的情况下的执行时间T2进行比较 循环中的旋转基于算术表达式16并行化。转换单元12根据比较结果确定是否将代码13转换成代码14,代码14包括用于执行的并行处理指令 第J次旋转的操作和J + K旋转的并联操作。
    • 4. 发明专利
    • コンパイラプログラム、コンパイル方法、及び情報処理装置
    • 编译程序,编译方法,和一种信息处理设备
    • JP2016212743A
    • 2016-12-15
    • JP2015097583
    • 2015-05-12
    • 富士通株式会社
    • 山中 正教原口 正寿
    • G06F9/45
    • G06F9/3001G06F9/30083
    • 【課題】コンパイラ最適化によって消費電力量を削減する。 【解決手段】方法は、第1のコードにおける複数の区間の各々について、動作する演算器の数を決定しS11、動作する演算器の数を指定するための命令を複数の区間の各々に追加し、第2のコードを生成する処理を含む。決定する処理S11において、動作する演算器の数が或る数である場合における前記区間の実行時間より、動作する演算器の数が前記或る数より1少ない数である場合における前記区間の実行時間が長い場合、動作する演算器の数を前記或る数に決定する。 【選択図】図3
    • 编译器优化降低功耗。 该方法包括将用于多个在所述第一代码部分的确定的,其操作S11中,一个命令用于指定算术单元的数目算术单元的数目中的每一个多个部分中的操作 并且包括产生第二代码的处理。 在确定比间隔的执行时间的情况下的部分的执行时操作的操作的数目是几个孺一些的步骤S11中,比数数茹所述某些算术单元,其操作少一个 如果时间较长,它确定的数量的一定数量的操作的操作。 点域
    • 7. 发明专利
    • 演算処理装置及び演算処理装置の制御方法
    • 的算术处理装置的方法,以及处理单元
    • JP2017045153A
    • 2017-03-02
    • JP2015165280
    • 2015-08-24
    • 富士通株式会社
    • 大河原 英喜原口 正寿
    • G06F12/08
    • G06F12/0862G06F12/0875G06F12/0884G06F12/0897G06F2212/1021G06F2212/452G06F2212/6024
    • 【課題】ハードウェアプリフェッチの動作を柔軟に制御可能な演算処理装置を提供する。 【解決手段】メモリアクセス命令を実行する命令実行部10と、メモリアクセス命令に係るデータを記憶する主記憶装置60と命令実行部との間に配されたキャッシュメモリ部と、キャッシュメモリ部20及び30に対して発行するプリフェッチに係る制御情報を保持する制御情報保持部40と、過去に実行されたメモリアクセス命令に基づくアドレス情報を保持するアドレス情報保持部51と、ハードウェアプリフェッチ要求を生成し発行する制御部50Aとを有する。アドレス情報保持部に保持されたアドレス情報と、実行するメモリアクセス命令でのアクセスアドレスを比較し、比較結果に基づいてメモリアクセス命令に付加された指示情報で指定される制御情報保持部の制御情報に応じたキャッシュメモリ部に対するハードウェアプリフェッチ要求を生成し発行する。 【選択図】図1
    • 为了提供灵活的控制的处理器的硬件操作预取。 用于执行的存储器访问指令时,设置在主存储器60中,并且根据存储器访问指令时,高速缓冲存储器单元20和存储数据,指令执行单元之间的高速缓冲存储器单元的指令执行单元10 控制信息保持部40用于保持发放给30预取的控制信息,地址信息保持单元51保持基于在过去执行的存储器访问指令的地址信息,并产生硬件预提取请求 并发出控制单元50A。 地址信息保持地址信息保存单元进行比较,以执行所述存储器访问指令的存取地址,由指示信息指定在所述控制信息存储单元中的控制信息添加到存储器访问指令基于比较结果 生成发出硬件预取请求到对应于高速缓冲存储器部分。 点域1