专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6236609B2 光子出力装置、及び光子出力方法有权
公开(公告)号：JP6236609B2
公开(公告)日：2017-11-29
申请号：JP2013526825
申请日：2012-07-24
申请人：国立大学法人京都大学 , 国立研究開発法人産業技術総合研究所
发明人：水落憲和 , 山崎聡 , 牧野俊晴 , 加藤宙光 , 竹内大輔 , 小倉政彦
IPC分类号： H01L33/00 , H01L21/205 , H01L33/34
CPC分类号： H01L33/34 , H01L33/0054 , H01L33/58

2. 发明专利

JP2021193067A ダイヤモンド基板审中-公开
公开(公告)号：JP2021193067A
公开(公告)日：2021-12-23
申请号：JP2021162838
申请日：2021-10-01
申请人：信越化学工業株式会社 , 国立研究開発法人産業技術総合研究所 , 国立大学法人金沢大学
发明人：野口仁 , 白井省三 , 牧野俊晴 , 小倉政彦 , 加藤宙光 , 川島宏幸 , 桑原大輔 , 山崎聡 , 竹内大輔 , 徳田規夫 , 猪熊孝夫 , 松本翼
IPC分类号： C30B25/18 , C30B29/04
摘要：【課題】転位欠陥を十分に低減することが可能なダイヤモンド基板の製造方法、高品質のダイヤモンド基板及びダイヤモンド自立基板を提供する。【解決手段】下地表面にパターン状のダイヤモンドを設ける第一の工程と、第一の工程で設けたパターン状のダイヤモンドからダイヤモンドを成長させて、第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙にダイヤモンドを形成する第二の工程と、前記第一の工程で設けたパターン状のダイヤモンドを取り除き、第二の工程で形成したダイヤモンドからなるパターン状のダイヤモンドを形成する第三の工程と、第三の工程で形成したパターン状のダイヤモンドからダイヤモンドを成長させて、第三の工程で形成したパターン状のダイヤモンドにおけるパターン間隙にダイヤモンドを形成する第四の工程とを含むことを特徴とするダイヤモンド基板の製造方法。【選択図】図1

3. 发明专利

JP6165000B2 熱電子発電素子有权
公开(公告)号：JP6165000B2
公开(公告)日：2017-07-19
申请号：JP2013190103
申请日：2013-09-13
申请人：株式会社デンソー , 国立研究開発法人産業技術総合研究所
发明人：片岡光浩 , 木村裕治 , 祖父江進 , 竹内大輔 , 加藤宙光 , 山崎聡
IPC分类号： H02N3/00 , H01J45/00 , H01L37/00
CPC分类号： H01J45/00

4. 发明专利

JP2015106650A 半導体装置有权
标题翻译：半导体器件
公开(公告)号：JP2015106650A
公开(公告)日：2015-06-08
申请号：JP2013248166
申请日：2013-11-29
申请人：株式会社デンソー , 国立研究開発法人産業技術総合研究所 , 国立大学法人金沢大学
发明人：小山和博 , 牧野俊晴 , 小倉政彦 , 加藤宙光 , 竹内大輔 , 山崎聡 , 徳田規夫 , 猪熊孝夫 , 南山拓真
IPC分类号： H01L29/78 , H01L29/12
CPC分类号： H01L29/7813 , H01L29/1602 , H01L29/365 , H01L29/47 , H01L29/66045 , H01L29/7827 , H01L29/7839 , H01L29/872 , H01L29/41766
摘要：【課題】最大電界強度が弱くなるようにしつつ、抵抗を小さくできるダイヤモンド半導体で構成される半導体装置を提供する。【解決手段】ダイヤモンド半導体にて構成されるMISFETについて、p型ドリフト層2をホッピング伝導する第1層2aと第2層2bとが交互に配置されたδドープ構造とし、各第1層2aや各第2層2bの平面方向に対して交差する方向となる縦方向に電流を流す。不純物準位が深いダイヤモンドにおいてもホッピング伝導が発現するとイオン化エネルギーが小さくなり、第1層2aにおけるキャリア密度が大きくなる。その結果、低密度層となる第2層2bにおいてもキャリア密度が高くなり、δドープ構造の抵抗を小さくできる。δドープ構造は、p型ドリフト層2のトータルの不純物量を小さくできるため、ドリフト層2における最大電界強度が抑制できる。したがって、MISFETの耐圧を確保しながら抵抗を小さくできる。【選択図】図1
摘要翻译：要解决的问题：提供一种由金刚石半导体组成的半导体器件，该半导体器件可以在降低最大电场强度的同时降低电阻。解决方案：由金刚石半导体构成的MISFET包括δ掺杂结构，其中第一层2a引起跳变导通在p型漂移层2和第二层2b中交替布置，并且电流在与每个第一层2a和每个第二层2b的平面方向垂直的纵向方向上通过。即使在具有深杂质水平的金刚石中，当引起跳跃传导并且第一层2a中的载流子密度增加时，电离能也减小。结果，即使在成为低密度层的第二层2b中，载流子密度也增加，并且δ掺杂结构中的电阻可以降低。由于δ掺杂结构可以降低p型漂移层2的总杂质量，所以可以抑制漂移层2中的最大电场强度。因此，可以在确保对MISFET的耐压性的同时降低电阻。

5. 发明专利

JP6699015B2 ダイヤモンド基板の製造方法有权
公开(公告)号：JP6699015B2
公开(公告)日：2020-05-27
申请号：JP2016037183
申请日：2016-02-29
申请人：信越化学工業株式会社 , 国立研究開発法人産業技術総合研究所 , 国立大学法人金沢大学
发明人：野口仁 , 白井省三 , 牧野俊晴 , 小倉政彦 , 加藤宙光 , 川島宏幸 , 桑原大輔 , 山崎聡 , 竹内大輔 , 徳田規夫 , 猪熊孝夫 , 松本翼
IPC分类号： H01L21/205 , C30B29/04

6. 发明专利

JP2021001086A 単結晶ダイヤモンド、それを用いた単結晶ダイヤモンド粒および単結晶ダイヤモンド粒を備える工具审中-公开
公开(公告)号：JP2021001086A
公开(公告)日：2021-01-07
申请号：JP2019113929
申请日：2019-06-19
申请人：国立研究開発法人産業技術総合研究所
发明人：大曲新矢 , 山田英明 , 茶谷原昭義 , 竹内大輔
IPC分类号： C30B29/04
摘要：【課題】より大きい硬度を有する単結晶ダイヤモンドを提供する。【解決手段】単結晶ダイヤモンド1は、レーザラマン分光法によって測定されたラマンシフトの1332cm −1 のピークとしてスプリットしているピークを有する。そして、単結晶ダイヤモンド1は、単結晶ダイヤモンド1の厚み方向に垂直な方向において、領域11と領域12とが交互に存在する断面構造を有する。領域11は、ラマンシフトの1332cm −1 のピークのスプリット幅がΔω 1 である領域であり、領域12は、ラマンシフトの1332cm −1 のピークのスプリット幅がΔω 2 ( 1 )である領域である。【選択図】図1

7. 发明专利

JP2017154909A ダイヤモンド基板の製造方法审中-公开
公开(公告)号：JP2017154909A
公开(公告)日：2017-09-07
申请号：JP2016037183
申请日：2016-02-29
申请人：信越化学工業株式会社 , 国立研究開発法人産業技術総合研究所 , 国立大学法人金沢大学
发明人：野口仁 , 白井省三 , 牧野俊晴 , 小倉政彦 , 加藤宙光 , 川島宏幸 , 桑原大輔 , 山崎聡 , 竹内大輔 , 徳田規夫 , 猪熊孝夫 , 松本翼
IPC分类号： H01L21/205 , C30B29/04
CPC分类号： C30B25/186 , C30B25/04 , C30B25/20 , C30B29/04 , H01L21/02376 , H01L21/02527 , H01L21/0262 , H01L21/02647 , H01L21/02658 , H01L21/3065 , H01L21/3081 , H01L29/1602
摘要：【課題】転位欠陥が少なく、異常成長粒子の発生を抑制したダイヤモンド基板の製造方法を提供する。【解決手段】ダイヤモンド基板の製造方法であって、下地表面にパターン状のダイヤモンドを設ける第一の工程と、該第一の工程で設けたパターン状のダイヤモンドの壁面に付着した異種付着物を除去する第二の工程と、前記第一の工程で設けたパターン状のダイヤモンドからダイヤモンドを成長させて、前記第一の工程で設けたパターン状のダイヤモンドにおけるパターン間隙にダイヤモンドを形成する第三の工程とを含むことを特徴とするダイヤモンド基板の製造方法。【選択図】図1

8. 发明专利

JP6124373B2 ダイヤモンド半導体装置及びその製造方法有权
公开(公告)号：JP6124373B2
公开(公告)日：2017-05-10
申请号：JP2015253889
申请日：2015-12-25
申请人：国立研究開発法人産業技術総合研究所 , 国立大学法人東京工業大学
发明人：加藤宙光 , 牧野俊晴 , 小倉政彦 , 竹内大輔 , 山崎聡 , 波多野睦子 , 岩崎孝之
IPC分类号： H01L29/808 , H01L21/338 , H01L21/337 , H01L29/12 , H01L29/78 , H01L21/336 , H01L29/812

9. 发明专利

JP2017034220A ダイヤモンド電子素子及びダイヤモンド電子素子の製造方法审中-公开
标题翻译：用于生产金刚石的电子设备和金刚石的电子设备的方法
公开(公告)号：JP2017034220A
公开(公告)日：2017-02-09
申请号：JP2016021008
申请日：2016-02-05
申请人：信越化学工業株式会社 , 国立研究開発法人産業技術総合研究所
发明人：野口仁 , 白井省三 , 山崎聡 , 竹内大輔 , 小倉政彦 , 牧野俊晴 , 加藤宙光 , 松本翼 , 川島宏幸
IPC分类号： C30B29/04 , C30B25/02 , C23C16/27 , C23C16/503 , H01L29/47 , H01L29/872 , H01L21/329 , H01L21/205
摘要：【課題】大面積、低コスト、高品質なダイヤモンド電子素子及びダイヤモンド電子素子の製造方法を提供する。【解決手段】ダイヤモンド電子素子であって、シリコン基材と、該シリコン基材上に形成され、単結晶MgO層、単結晶SrTiO 3 層、α−Al 2 O 3 層、YSZ(イットリア安定化ジルコニア)層のいずれかからなる中間層と、該中間層上に形成され、イリジウム層、ロジウム層、白金層のいずれかからなる下地層と、該下地層上に形成された単結晶ダイヤモンド層とを有し、前記単結晶ダイヤモンド層の厚みが、300μm以下のものであることを特徴とするダイヤモンド電子素子。【選択図】図1
摘要翻译：一种用于制造高品质的金刚石电子设备和金刚石的电子装置提供了大面积，低成本的方法。本发明涉及一种钻石的电子装置，和硅衬底，形成在硅衬底，单晶MgO层，单晶的SrTiO 3层，α-AL2 O3层，任何YSZ的（氧化钇稳定氧化锆）层上采取制成的中间层，形成在中间层上包括铱层，铑层，由任意的铂层的基础层，和形成在所述底层的单晶金刚石层，其中金刚石的电子设备，其中所述单晶金刚石层的厚度为300微米或更小的。点域1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式