专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015050202A 光半導体装置およびその製造方法审中-公开
标题翻译：光学半导体器件及其制造方法
公开(公告)号：JP2015050202A
公开(公告)日：2015-03-16
申请号：JP2013178599
申请日：2013-08-29
申请人：住友電工デバイス・イノベーション株式会社 , Sumitomo Electric Device Innovations Inc
发明人： TAKEUCHI TATSUYA
IPC分类号： H01S5/227 , H01S5/343
CPC分类号： H01S5/0422 , H01S5/0206 , H01S5/2068 , H01S5/2201 , H01S5/2205 , H01S5/2224 , H01S5/2226 , H01S5/227 , H01S5/2275 , H01S5/305 , H01S5/3054 , H01S5/3202 , H01S5/34306
摘要：【課題】素子容量を抑制しつつリーク電流を抑制することができる光半導体装置、およびその製造方法を提供する。【解決手段】基板10、n型クラッド層12、活性層16およびp型クラッド層18を含むメサ構造と、メサ構造の側面から基板のメサ構造以外の平面部にかけて、平面部における厚さが5nm〜45nmのp型半導体層20と、p型半導体層20上に設けられ、メサ構造を埋め込む高抵抗半導体層と、を具備し、平面部において、p型半導体層の厚みとp型半導体層のp型ドーパントの濃度との積は、2.5?1019nm/cm3以下であり、メサ構造の活性層より下の部分における側面の少なくとも一部の基板の主面に対する角度&thetas;1は、活性層の側面の主面に対する角度&thetas;2より小さく、メサ構造の角度が変わる部分は、活性層の下端から0.1μm以上0.5μm以下離れている光半導体装置、およびその製造方法。【選択図】図2
摘要翻译：要解决的问题：提供能够抑制元件容量的同时抑制泄漏电流的光半导体器件及其制造方法。解决方案：光学半导体器件包括：台面结构，其包括衬底10，型覆盖层12，有源层16和p型覆盖层18; p型半导体层20，其从台面结构的侧面存在于除了台面结构之外的基板的平面部分，并且在平面部分中具有5nm至45nm的厚度; 以及设置在p型半导体层20上并嵌入台面结构的高电阻半导体层。在平面部分中，p型半导体层的厚度与p型半导体层中p型掺杂剂的浓度的乘积为2.5×10nm / cm以下。有源层下面相对于衬底的主表面的台面结构的侧面的至少一部分的角度和角度小于有源层的侧面相对于基材的主表面; 并且台面结构的角度变化的部分与有源层的下端隔开0.1μm以上且0.5μm以下。还公开了一种用于制造光学半导体器件的方法。

2. 发明专利

JP2011249766A Optical semiconductor device and method for manufacturing the same 有权
标题翻译：光学半导体器件及其制造方法
公开(公告)号：JP2011249766A
公开(公告)日：2011-12-08
申请号：JP2011057014
申请日：2011-03-15
申请人： Sumitomo Electric Device Innovations Inc , 住友電工デバイス・イノベーション株式会社
发明人： TAKEUCHI TATSUYA , HASEGAWA TARO
IPC分类号： H01S5/227 , H01S5/323
CPC分类号： H01S5/20 , H01L21/02392 , H01L21/02461 , H01L21/02543 , H01L21/02576 , H01L21/02579 , H01L21/02581 , H01S5/2227 , H01S5/2275 , H01S5/3013
摘要： PROBLEM TO BE SOLVED: To provide an optical semiconductor device in which a leak path is narrowed, and a method for manufacturing the same.SOLUTION: The method for manufacturing the optical semiconductor device comprises a step for forming a mesa structure into a clad layer having one conductive type, an active layer, and a clad layer having an opposite conductive type formed in order on a semiconductor substrate 10 having one conductive type; a step for growing a first embedded layer 50 so as to bury the both sides of the mesa structure at a position higher than the active layer; a step for forming a plane lower than an upper surface of the mesa structure by etching the clad layer having the opposite conductive type positioned the both sides of the upper surface of the mesa structure; and a step for growing a second embedded layer 60 having one conductive type on the lower plane formed by the etching and the first embedded layer.
摘要翻译：解决的问题：提供一种泄漏路径变窄的光半导体装置及其制造方法。解决方案：用于制造光学半导体器件的方法包括用于在半导体衬底上依次形成具有一个导电类型，有源层和具有相反导电类型的覆层的覆盖层的台阶结构的步骤 10具有一种导电类型; 用于生长第一嵌入层50以便将台面结构的两侧埋在比活性层高的位置的步骤; 通过蚀刻具有位于台面结构的上表面的两侧的相反导电类型的包覆层来形成比台面结构的上表面低的平面的步骤; 以及在通过蚀刻和第一嵌入层形成的下平面上生长具有一种导电类型的第二嵌入层60的步骤。版权所有（C）2012，JPO＆INPIT

3. 发明专利

JP2011249767A Method for manufacturing optical semiconductor device 有权
标题翻译：制造光学半导体器件的方法
公开(公告)号：JP2011249767A
公开(公告)日：2011-12-08
申请号：JP2011057027
申请日：2011-03-15
申请人： Sumitomo Electric Device Innovations Inc , 住友電工デバイス・イノベーション株式会社
发明人： TAKEUCHI TATSUYA
IPC分类号： H01S5/227 , H01L21/205 , H01S5/343
CPC分类号： H01S5/2275 , B82Y20/00 , H01S5/2201 , H01S5/2222 , H01S5/2224 , H01S5/305 , H01S5/3054 , H01S5/34306
摘要： PROBLEM TO BE SOLVED: To provide a method for manufacturing an optical semiconductor device capable of suppressing an element capacitance and a leak current.SOLUTION: The method for manufacturing the optical semiconductor device comprises a step for forming a mesa structure by selectively etching an n-type clad layer, an active layer, and a p-type clad layer formed in order on a substrate; a step for forming a p-type semiconductor layer having a thickness of 5-45 nm at a plane section from a side surface of the mesa structure to a plane section except of the mesa structure on the substrate; and a step for forming a high resistance semiconductor layer for burying the mesa structure on the p-type semiconductor layer. In the plane section, a product of the thickness of the p-type semiconductor layer and the concentration of the p-type dopant in the p-type semiconductor layer is 2.5×10nm/cmor less.
摘要翻译：解决的问题：提供能够抑制元件电容和漏电流的光半导体器件的制造方法。解决方案：制造光学半导体器件的方法包括通过选择性地蚀刻在衬底上依次形成的n型覆盖层，有源层和p型覆盖层来形成台面结构的步骤; 在从所述台面结构的侧面到所述基板的台面结构之外的平面部的平面部形成厚度为5-45nm的p型半导体层的工序; 以及形成用于在p型半导体层上埋设台面结构的高电阻半导体层的工序。在平面部分中，p型半导体层的厚度与p型半导体层中p型掺杂剂的浓度的乘积为2.5×10 19 nm / cm 3 以下。版权所有（C）2012，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式