专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2013024970A Method for manufacturing semiconductor device 有权
标题翻译：制造半导体器件的方法
公开(公告)号：JP2013024970A
公开(公告)日：2013-02-04
申请号：JP2011157759
申请日：2011-07-19
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： TAKAI KOICHI , ITO YASUYOSHI , HAYASHI MASAMI , ISHIGA NOBUAKI , TODO JUNICHI
IPC分类号： G02F1/1368 , G03F7/20 , H01L21/027 , H01L21/3205 , H01L21/768
摘要： PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device, by which a region that can be patterned in a predetermined layer formed on a substrate can be maintained to the maximum and a device with high accuracy can be manufactured.SOLUTION: A process of forming a gate wiring line of a TFT substrate is carried out through the following steps (a) and (b). Step (a): a resist pattern 11 for gate wiring is obtained by exposing exposure regions RA1 and RA2 on a predetermined resist by successively using two reticles and then developing the resist. In this step, a pattern 7 for position correction comprising recesses 7a to 7c is also formed in a part of the resist pattern 11 for gate wiring in an overlapping region DA1 of the exposure regions RA1 and RA2. Step (b): a gate wiring line and a capacitor wiring line are obtained by patterning a wiring material of a base by using the resist pattern 11 for gate wiring obtained in Step (a).
摘要翻译：解决的问题：为了提供一种制造半导体器件的方法，通过该方法可以将形成在基板上的预定层中的图案化区域保持在最大程度，并且可以制造高精度的器件。解决方案：通过以下步骤（a）和（b）进行形成TFT基板的栅极布线的工艺。步骤（a）：通过连续地使用两个掩模将曝光区域RA1和RA2暴露在预定的抗蚀剂上，然后显影抗蚀剂，获得用于栅极布线的抗蚀剂图案11。在该步骤中，在曝光区域RA1和RA2的重叠区域DA1中的用于栅极布线的抗蚀剂图案11的一部分中还形成用于包括凹部7a至7c的位置校正用图案7。步骤（b）：通过使用步骤（a）中获得的栅极布线用抗蚀剂图案11，对基材的布线材料进行图案化，得到栅极布线和电容布线。版权所有（C）2013，JPO＆INPIT

2. 发明专利

JP2015004903A アクティブマトリクス基板およびその製造方法有权
标题翻译：主动矩阵基板及其制造方法
公开(公告)号：JP2015004903A
公开(公告)日：2015-01-08
申请号：JP2013131283
申请日：2013-06-24
申请人：三菱電機株式会社 , Mitsubishi Electric Corp
发明人： TSUMURA NAOKI , NAGAYAMA KENSUKE , YANO SHINICHI , ITO YASUYOSHI , ISHIGA NOBUAKI , INOUE KAZUNORI
IPC分类号： G02F1/1368 , G09F9/00 , G09F9/30 , H01L21/28 , H01L29/41 , H01L29/417 , H01L29/786
摘要：【課題】半導体膜に酸化物半導体を用いたTFT基板において、TFTの半導体膜とソース/ドレイン電極との良好な接続性を得る。【解決手段】TFT基板200は、互いに電気的に接続した下層ソース電極2aおよび上層ソース電極2bからなるソース電極2と、互いに電気的に接続した下層ドレイン電極3aおよび上層ドレイン電極3bからなるドレイン電極3とを有するTFT201を備える。下層ソース電極2aおよび下層ドレイン電極3aは、半導体膜12の下面に接触し、上層ソース電極2bおよび上層ドレイン電極3bは、その半導体膜12の上面に接触する。【選択図】図3
摘要翻译：要解决的问题：提供一种TFT基板，其包括通过使用氧化物半导体形成的半导体膜，并且在半导体膜和TFT的源极/漏极之间具有良好的导电性。解决方案：TFT基板200包括具有源电极2，其包括彼此电连接的下层源电极2a和上层源电极2b，以及包括与每个电连接的下层漏电极3a和上层漏电极3b的漏电极3 其他。下层源电极2a和下层漏电极3a与半导体膜12的下表面接触，上层源电极2b和上层漏极电极3b与半导体膜的上表面接触 12。

3. 发明专利

JP2014029381A Parallax barrier structure and method for manufacturing the same 有权
标题翻译： PARALLAX BARRIER结构及其制造方法
公开(公告)号：JP2014029381A
公开(公告)日：2014-02-13
申请号：JP2012169631
申请日：2012-07-31
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： TODO JUNICHI , YAMAYOSHI ICHIJI , ITO YASUYOSHI
IPC分类号： G02B5/20 , G02B27/22 , G02F1/1335
摘要： PROBLEM TO BE SOLVED: To provide a parallax barrier structure in which mixing between a flat film and a color filter is suppressed and also to provide a method for manufacturing the same.SOLUTION: A parallax barrier structure 30 includes: a CF side substrate 1; a parallax barrier 2 on the CF side substrate 1; a flat film 3 which covers the parallax barrier 2 and is at least provided on the CF side substrate 1 in a region excluding a cutting line and can regulate a view angle by a film thickness; a cap layer 4 covering the upper surface and the side surface of the flat film 3; a black matrix 5 provided on the cap layer 4; and a color filter 6 which corresponds to respective colors provided alternately with the black matrix 5 on the cap layer 4.
摘要翻译：要解决的问题：提供抑制平板膜和滤色器之间的混合的视差屏障结构，并且还提供其制造方法。视差屏障结构30包括：CF侧基板1; CF侧基板1上的视差屏障2; 平坦膜3覆盖视差屏障2，并且至少在除了切割线之外的区域中设置在CF侧基板1上，并且可以通过膜厚调节视角; 覆盖平膜3的上表面和侧表面的盖层4; 设置在盖层4上的黑色矩阵5; 以及与盖层4上的黑矩阵5交替设置的各颜色对应的滤色器6。

4. 发明专利

JP2015012048A アクティブマトリクス基板およびその製造方法审中-公开
标题翻译：主动矩阵基板及其制造方法
公开(公告)号：JP2015012048A
公开(公告)日：2015-01-19
申请号：JP2013134433
申请日：2013-06-27
申请人：三菱電機株式会社 , Mitsubishi Electric Corp
发明人： ISHIGA NOBUAKI , INOUE KAZUNORI , TSUMURA NAOKI , NAGAYAMA KENSUKE , ITO YASUYOSHI
IPC分类号： H01L21/336 , H01L29/786
CPC分类号： H01L27/1225 , H01L21/0273 , H01L21/47573 , H01L21/47635 , H01L27/124 , H01L27/1288 , H01L29/45 , H01L29/66969 , H01L29/7869
摘要：【課題】アクティブマトリクス基板製造時の写真製版工程の回数を抑える。【解決手段】TFT基板200は、TFT201のドレイン電極4に接続された画素電極8と、TFT201のソース電極3に接続されたソース配線31と、TFT201のゲート電極7に接続されたゲート配線71とを備える。ソース電極3、ドレイン電極4、ソース配線31は、画素電極8と同層の導電膜を含む。ソース配線31および画素電極8の下には、TFT基板200のチャネル部2aを構成する半導体膜2と同層の半導体層が残存する。【選択図】図3
摘要翻译：要解决的问题：减少制造有源矩阵基板中的照相印刷工艺的数量。解决方案：TFT基板200包括：连接到TFT 201的漏电极4的像素电极8; 连接到TFT201的源电极3的源极布线31; 以及连接到TFT 201的栅电极7的栅极布线71.源电极3，漏电极4和源极布线31包括与像素电极8相同层的导电膜。同一半导体层构成TFT基板200的沟道部分2a的半导体膜2的层保持在源极布线31和像素电极8的下方。

5. 发明专利

JP2012137771A Methods for manufacturing multilayer thin film pattern and display device 审中-公开
标题翻译：用于制造多层薄膜图案和显示装置的方法
公开(公告)号：JP2012137771A
公开(公告)日：2012-07-19
申请号：JP2012030712
申请日：2012-02-15
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： ITO YASUYOSHI , HAYASHI MASAMI
IPC分类号： G09F9/30 , G02F1/1335 , G02F1/1343 , G02F1/1368 , H01L21/3065 , H01L21/3213 , H01L21/768
摘要： PROBLEM TO BE SOLVED: To provide methods for manufacturing a multilayer thin film pattern and a display device which can easily obtain a pattern having a desired shape.SOLUTION: The methods for manufacturing the multilayer thin film pattern and the display device perform the sequential steps of: forming an interlayer insulating film 1 on a substrate; forming a first thin film 2 having conductivity on the interlayer insulating film 1; forming a second thin film 3 on the first thin film 2; forming a resist pattern 5 having a film thickness difference on the second thin film 3 through multitone exposure; exposing the interlayer insulating film 1 in a region in which the resist pattern does not exist by etching the second thin film 3 and the first thin film 2 through the resist pattern 5 having the film thickness difference; removing a thin film portion 5b of the resist pattern by ashing the resist pattern 5 having the film thickness difference; and etching the second thin film 3 through a resist pattern 5c from which the thin film portion 5b has been removed.
摘要翻译：解决的问题：提供可以容易地获得具有所需形状的图案的多层薄膜图案和显示装置的制造方法。解决方案：制造多层薄膜图案和显示装置的方法执行以下顺序步骤：在基板上形成层间绝缘膜1; 在层间绝缘膜1上形成具有导电性的第一薄膜2; 在第一薄膜2上形成第二薄膜3; 通过多次曝光在第二薄膜3上形成具有膜厚差的抗蚀图案5; 通过蚀刻第二薄膜3和第一薄膜2通过具有薄膜厚度差的抗蚀剂图案5，使层间绝缘膜1暴露在不存在抗蚀剂图案的区域中; 通过灰化具有膜厚度差的抗蚀剂图案5来去除抗蚀剂图案的薄膜部分5b; 并且通过去除了薄膜部分5b的抗蚀剂图案5c来蚀刻第二薄膜3。版权所有（C）2012，JPO＆INPIT

6. 发明专利

JP2014215485A 薄膜トランジスタ基板およびその製造方法有权
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：JP2014215485A
公开(公告)日：2014-11-17
申请号：JP2013093330
申请日：2013-04-26
申请人：三菱電機株式会社 , Mitsubishi Electric Corp
发明人： NAGAYAMA KENSUKE , INOUE KAZUNORI , ITO YASUYOSHI , ISHIGA NOBUAKI , TSUMURA NAOKI , YANO SHINICHI
IPC分类号： G02F1/1368 , H01L21/336 , H01L29/786
CPC分类号： H01L27/1259 , H01L27/1225 , H01L27/124 , H01L27/1248 , H01L27/1255 , H01L29/42384 , H01L29/66969 , H01L29/7869
摘要：【課題】半導体膜に酸化物半導体を用いたTFTを有する横電界駆動方式のTFT基板において、半導体層とソース/ドレイン電極との良好な接続性を得る。【解決手段】TFT基板200は、互いに電気的に接続した下層ソース電極7aおよび上層ソース電極7bからなるソース電極7と、互いに電気的に接続した下層ドレイン電極8aおよび上層ドレイン電極8bからなるドレイン電極8とを有するTFTを備える。下層ソース電極7aおよび下層ドレイン電極8aは、半導体膜12の下面に接触し、上層ソース電極7bおよび上層ドレイン電極8bは、その半導体膜12の上面に接触する。【選択図】図3
摘要翻译：要解决的问题：为了在具有使用氧化物半导体的半导体膜的TFT的横向电场驱动系统的TFT基板中获得半导体层和源极/漏极之间的良好连接性。解决方案：TFT基板200是设置有TFT，其包括：源极电极7，其包括彼此电连接的下层源极电极7a和上层源极电极7b; 以及包括彼此电连接的下层漏电极8a和上层漏电极8b的漏电极8。下层源电极7a和下层漏电极8a与半导体膜12的下表面接触; 并且上层源电极7b和上层漏电极8b与半导体膜12的上表面接触。

7. 发明专利

JP2012099721A Thin film transistor array substrate, and liquid crystal display unit 有权
标题翻译：薄膜晶体管阵列基板和液晶显示单元
公开(公告)号：JP2012099721A
公开(公告)日：2012-05-24
申请号：JP2010247542
申请日：2010-11-04
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： HAYASHI MASAMI , MIYAGAWA OSAMU , TAKEGUCHI TORU , YANO SHINICHI , ITO YASUYOSHI , NAGANO SHINGO
IPC分类号： H01L29/786 , G02F1/1368 , H01L21/3205 , H01L21/768 , H01L23/522
CPC分类号： H01L27/124 , G02F1/13452 , G02F1/136286
摘要： PROBLEM TO BE SOLVED: To obtain a thin film transistor array substrate capable of enhancing the yield or the reliability by preventing or retarding occurrence of the floating of an insulating film formed on the upper layer of a transparent conductive film, and to provide a liquid crystal display unit.SOLUTION: The TFT array substrate 100 comprises a TFT 51, a transparent conductive film pattern 6 formed to directly overlap any one of a source electrode 53, a drain electrode 54, or a metal pattern 5 formed of the same material as the source electrode 53 and the drain electrode 54 on the same layer, and an upper layer insulating film 9 covering a gate insulating film 8 including the transparent conductive film pattern 6. At least the transparent conductive film pattern 6 formed in a frame region 42 is formed so as not to cover the source electrode 53, the drain electrode 54 or the end face of the metal pattern 5.
摘要翻译：解决的问题：为了获得能够通过防止或延迟形成在透明导电膜的上层上的绝缘膜的漂浮的发生而提高成品率或可靠性的薄膜晶体管阵列基板，并且提供液晶显示单元。解决方案：TFT阵列基板100包括TFT51，形成为直接与源极电极53，漏电极54或金属图案5中的任何一个形成的透明导电膜图案6，所述源极电极53，漏电极54或与由源电极53和漏电极54，以及覆盖包括透明导电膜图案6的栅极绝缘膜8的上层绝缘膜9.至少形成在框区域42中的透明导电膜图案6形成以便不覆盖源电极53，漏电极54或金属图案5的端面。版权所有（C）2012，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式