专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014235746A マルチコア装置及びマルチコア装置のジョブスケジューリング方法审中-公开
标题翻译：用于多核设备的多核设备和工作调度方法
公开(公告)号：JP2014235746A
公开(公告)日：2014-12-15
申请号：JP2014111018
申请日：2014-05-29
申请人：三星電子株式会社Samsung Electronics Co.,Ltd. , Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd. , コリアアドヴァンストインスティテュートオブサイエンスアンドテクノロジーKorea Advanced Institute Of Science And Technology , Korea Advanced Institute Of Science And Technology , コリアアドヴァンストインスティテュートオブサイエンスアンドテクノロジーKorea Advanced Institute Of Science And Technology
发明人： SEO WOONG , CHO ENKON , RYU SOO JUNG , SONG SEOK WOO , KIM JOHN DONGJUN , LEE MIN SEOK
IPC分类号： G06F9/50 , G06F1/04 , G06F9/38
CPC分类号： G06F1/3234 , G06F1/3287 , G06F1/329 , G06F9/4893 , Y02D10/171 , Y02D10/24
摘要：【課題】スロットル技法を活用したマルチコア装置及びマルチコア装置のジョブスケジューリング方法を提供する。【解決手段】マルチコア装置は、アクティブサイクルカウントを保存するアクティブサイクル計数部35、及びストールサイクルカウントを保存するストールサイクル計数部36を含む2つ以上のコア30と、各コアから伝達された状態情報に基づいて、最適コア数を決定し、最適コア数が保持されるように、パワーを調節するジョブスケジューラ20と、を含む。【選択図】図2
摘要翻译：要解决的问题：提供一种利用节流技术和多核装置的作业调度方法的多核装置。解决方案：多核装置包括：两个或多个核30，包括主动循环计数单元35 存储活动周期计数的消失循环计数单元36，其存储失速循环计数; 以及作业调度器20，其基于从各个核心发送的状态信息来确定最佳核心数量，并且控制功率，使得保持最佳核心数量。

2. 发明专利

JP2014216021A バッチスレッド処理のためのプロセッサ、コード生成装置及びバッチスレッド処理方法审中-公开
标题翻译：批量螺纹加工处理器，代码生成装置和批量螺纹加工方法
公开(公告)号：JP2014216021A
公开(公告)日：2014-11-17
申请号：JP2014088265
申请日：2014-04-22
申请人：三星電子株式会社Samsung Electronics Co.,Ltd. , Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： CHUNG MOO-KYOUNG , RYU SOO JUNG , CHO ENKON
IPC分类号： G06F9/38 , G06F9/45 , G06F15/80
CPC分类号： G06F9/466 , G06F8/45 , G06F9/3836 , G06F9/3851 , G06F9/3853 , G06F9/3887 , G06F9/3891
摘要：【課題】バッチスレッド処理基盤のプロセッサ、そのプロセッサを利用したバッチスレッド処理方法、及びバッチスレッド処理のためのコード生成装置を提供する。【解決手段】バッチスレッド処理基盤のプロセッサに関するものであって、プロセッサは、中央レジスタファイルと、2つ以上の機能ユニットと、中央レジスタファイルにアクセスするための1つ以上のポートを含む1つ以上の機能ユニットバッチと、を含み、機能ユニットバッチは、1つ以上のインストラクションを含むインストラクションバッチを行うが、インストラクションバッチ内の1つ以上のインストラクションを順次に行うことができる。【選択図】図1
摘要翻译：要解决的问题：提供用于批线处理基础设施的处理器，使用处理器的批线处理方法和用于批线处理的代码生成装置。解决方案：用于批线程处理基础设施的处理器包括中央寄存器文件以及一个或多个功能单元批次，每个功能单元包括两个或多个功能单元和一个或多个端口以访问中央寄存器文件。功能单元批量执行包括一个或多个指令的指令批次，以顺序执行指令批中的一个或多个指令。

3. 发明专利

JP2014216020A プロセッサのマルチ実行モード支援装置及び方法审中-公开
标题翻译：用于支持处理器多模式的装置和方法
公开(公告)号：JP2014216020A
公开(公告)日：2014-11-17
申请号：JP2014088264
申请日：2014-04-22
申请人：三星電子株式会社Samsung Electronics Co.,Ltd. , Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： CHUNG MOO-KYOUNG , RYU SOO JUNG , CHO ENKON
IPC分类号： G06F9/38 , G06F9/30 , G06F9/34
CPC分类号： G06F9/30145
摘要：【課題】プロセッサのマルチ実行モード支援装置及び方法を提供する。【解決手段】現在実行モードによって、オペランド及びオペコードをそれぞれ含む複数の受信された命令語のうち、少なくとも1つの命令語を選択し、該選択された少なくとも1つの命令語のそれぞれに含まれたオペコードを複数の機能ユニットに伝達する命令語分配部110と、選択された少なくとも1つの命令語を実行できるように、選択された少なくとも1つの命令語のそれぞれに含まれたオペランドに基づいて、ルーティングのためのスイッチ構成情報を生成するオペランドスイッチ制御部120と、スイッチ構成情報に基づいて、機能ユニットの出力またはレジスタファイルの出力から機能ユニットの入力またはレジスタファイルの入力にルーティングするオペランドスイッチ130と、を含む。【選択図】図1
摘要翻译：要解决的问题：提供一种用于支持处理器的多模式的装置和方法。解决方案：用于支持多模式的装置包括：指令分配器110，被配置为根据当前执行模式至少选择多个接收到的指令中的一个指令，每个指令包括操作数和操作码，并且将包括在所选择的至少一个或多个指令中的每个中的操作码传送到多个功能单元; 操作数切换控制器120被配置为基于包括在所选择的至少一个或多个指令中的每一个中的操作数来生成用于路由的配置信息，以便执行所选择的至少一个指令; 以及操作数开关130，被配置为基于开关配置信息将功能单元输出或寄存器文件输出到功能单元输入或寄存器文件输入。

4. 发明专利

JP2008130078A Profiler for optimizing processor architecture and application 有权
标题翻译：用于优化处理器架构和应用的配置文件
公开(公告)号：JP2008130078A
公开(公告)日：2008-06-05
申请号：JP2007169966
申请日：2007-06-28
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： YOO DONG-HOON , RYU SOO JUNG , KIM JEONG WOOK , KIM HONG-SEOK , KIM HEE SEOK
IPC分类号： G06F17/50 , G06F11/00
CPC分类号： G06F8/443 , G06F17/5045 , G06F2217/68
摘要： PROBLEM TO BE SOLVED: To provide a profiler, which provides information required for optimizing at least one of an application specific architecture processor and a program. SOLUTION: The profiler includes: an architecture analyzer which analyzes an architecture description, and generates architecture analysis information, the architecture description describing an architecture of an application specific architecture processor which comprises a plurality of processing elements; a static analyzer which analyzes program static information that describes static information of a program, and generates static analysis information; a dynamic analyzer which analyzes program dynamic information that describes dynamic information of the program, and generates dynamic analysis information, the dynamic information of the program being generated by simulating the program; and a cross profiling analyzer which generates information for optimizing the application specific architecture processor to implement the program based on at least one of the architecture analysis information, the static analysis information, and the dynamic analysis information. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种分析器，其提供优化应用特定架构处理器和程序中的至少一个所需的信息。分析器包括：架构分析器，其分析架构描述并生成架构分析信息，描述包括多个处理元件的应用专用架构处理器的架构的架构描述; 静态分析器，分析程序静态信息，描述程序的静态信息，并生成静态分析信息; 动态分析器，其分析描述所述程序的动态信息的程序动态信息，并且生成动态分析信息，所述程序的动态信息是通过模拟所述程序而产生的; 以及交叉分析分析器，其基于所述架构分析信息，所述静态分析信息和所述动态分析信息中的至少一个，生成用于优化所述应用专用架构处理器以实现所述程序的信息。版权所有（C）2008，JPO＆INPIT

5. 发明专利

JP2011216092A Simulation device and method for reconfigurable processor 有权
标题翻译：用于可重构加工器的模拟装置和方法
公开(公告)号：JP2011216092A
公开(公告)日：2011-10-27
申请号：JP2011076608
申请日：2011-03-30
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： OH TAE-WOOK , RYU SOO JUNG , KIM YOON-JIN , SEO WOONG , CHO YOUNG-CHUL , PARK IL-HYUN
IPC分类号： G06F9/455 , G06F11/00 , G06F11/25 , H01L21/82
CPC分类号： G06F17/5054 , G06F17/5022 , G06F17/5077
摘要： PROBLEM TO BE SOLVED: To provide a processor simulation technique used for evaluating the performance of a processor executing an application or for forming an application executable in the processor in an optimum manner.SOLUTION: The simulation device for a reconfigurable processor including some function units models the processor by expressing a routing path between a function unit generating an operand and a function unit consuming the operand by a queue. The size of such a queue is determined based on information on a delay of routing between function units and stage information of an iteration loop by modulo scheduling received from a schedular. The device includes a modeling code DB storing host binary codes related to the operation of each routing queue, and executes a corresponding host binary code as substitute for a binary file to perform a simulation.
摘要翻译：要解决的问题：提供一种用于评估执行应用的处理器的性能或者以最佳方式在处理器中形成可执行应用的处理器的处理器模拟技术。解决方案：用于可重构处理器的模拟设备，包括一些功能单元模型所述处理器通过在产生操作数的功能单元和通过队列消耗所述操作数的功能单元之间表达路由路径。基于从模块接收到的模调度，基于功能单元之间的路由延迟和迭代循环的阶段信息的信息来确定这样的队列的大小。该设备包括存储与每个路由队列的操作相关的主机二进制代码的建模代码DB，并且执行相应的主机二进制代码以代替二进制文件来执行仿真。

6. 发明专利

JP2014078239A Method of compiling program to be executed on multi-core processor, and task mapping method and task scheduling method of multi-core processor 有权
标题翻译：在多核处理器上编译程序的方法以及多核处理器的任务映射方法和任务调度方法
公开(公告)号：JP2014078239A
公开(公告)日：2014-05-01
申请号：JP2013214187
申请日：2013-10-11
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd. , Seoul National Univ Industry Foundation , ソウル大学校産学協力団
发明人： LEE JIN-HOO , CHUNG MOO-KYOUNG , CHOI KI-YOUNG , CHO ENKON , RYU SOO JUNG
IPC分类号： G06F9/54 , G06F9/45 , G06F9/48 , G06F9/50
CPC分类号： G06F8/41 , G06F8/45
摘要： PROBLEM TO BE SOLVED: To provide a method of compiling a program to be executed on a multi-core processor, and a task mapping method and a task scheduling method of a multi-core processor.SOLUTION: The method of compiling a program to be executed on a multi-core processor, and the task mapping method and the task scheduling method of a multi-core processor may improve power-saving performance and operation speed of the program by optimizing a communication scheme designated for a task in accordance with the size of a scratch-pad memory in compiling the program to be executed on the multi-core processor.
摘要翻译：要解决的问题：提供一种编译要在多核处理器上执行的程序的方法，以及多核处理器的任务映射方法和任务调度方法。解决方案：将程序编译为在多核处理器上执行，并且多核处理器的任务映射方法和任务调度方法可以通过根据大小优化针对任务指定的通信方案来提高节目的节能性能和操作速度的编写要在多核处理器上执行的程序的临时存储器。

7. 发明专利

JP2008167394A Format conversion apparatus from band interleave format to band separate format 有权
标题翻译：格式转换装置从条带间隔格式到单独格式
公开(公告)号：JP2008167394A
公开(公告)日：2008-07-17
申请号：JP2007185730
申请日：2007-07-17
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： KIM JONG MYON , GONG JUN-TIN , KIM JEONG WOOK , KIM SUK JIN , RYU SOO JUNG , MIN KYOUNG JUNE , YOO DONG-HOON , SUH DONG KWAN , CHO ENKON
IPC分类号： H04N11/20 , G06T1/20 , G06T1/60
CPC分类号： G06T3/606
摘要： PROBLEM TO BE SOLVED: To provide a format conversion apparatus which converts image data of a band interleave format into image data of a band separate format.
SOLUTION: The apparatus includes a memory which stores image data of the band interleave format, and a converting module which reads the memory by increasing a read address of the memory for each stride, and converts the image data of the band interleave format into image data of the band separate format.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种将频带交织格式的图像数据转换为频带分离格式的图像数据的格式转换装置。解决方案：该装置包括：存储器，其存储频带交错格式的图像数据;以及转换模块，其通过增加每个步幅的存储器的读取地址来读取存储器，并且转换频带交织格式的图像数据转换为图像数据的频带分离格式。版权所有（C）2008，JPO＆INPIT

8. 发明专利

JP2014146335A Multimode supporting processor and processing method of supporting multimode 有权
标题翻译：多模支持处理器和支持多模式的处理方法
公开(公告)号：JP2014146335A
公开(公告)日：2014-08-14
申请号：JP2014013823
申请日：2014-01-28
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： SEO WOONG , CHO ENKON , RYU SOO JUNG
IPC分类号： G06F9/38 , G06F9/50 , G06F15/80
CPC分类号： G06F15/8015 , G06F9/30058 , G06F9/3804 , G06F9/3851 , G06F9/3889
摘要： PROBLEM TO BE SOLVED: To provide a processor of supporting multimode and a processing method of supporting multimode.SOLUTION: A processor of supporting multi-mode according to one embodiment includes: front end units; a number of processing elements more than a number of the front end units; and a controller configured to determine whether thread divergence occurs due to a conditional branch instruction in the front end units, and in the case where the conditional branch instruction occurs, configured to set a control instruction so that the processing elements to process an instruction using currently activated front end units, or in the case where the conditional branch instruction does not occur, configured to set control information to control the processing elements so as to process an instruction using a currently activated front end unit.
摘要翻译：要解决的问题：提供支持多模式的处理器和支持多模的处理方法。解决方案：根据一个实施例的支持多模式的处理器包括：前端单元; 多个处理元件多个前端单元; 以及控制器，被配置为确定由于前端单元中的条件分支指令是否发生线程发散，并且在条件分支指令发生的情况下，被配置为设置控制指令，使得处理元件使用当前处理指令或者在不发生条件转移指令的情况下，被配置为设置控制信息以控制处理元件，以便使用当前激活的前端单元来处理指令。

9. 发明专利

JP2008204428A Memory access method using three dimensional address mapping 有权
标题翻译：使用三维地址映射的存储器访问方法
公开(公告)号：JP2008204428A
公开(公告)日：2008-09-04
申请号：JP2007201534
申请日：2007-08-02
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： KIM JONG MYON , RYU SOO JUNG , YOO DONG-HOON , KIM HONG-SEOK , KIM HEE SEOK , KIM JEONG WOOK , MIN KYOUNG JUNE
IPC分类号： G06F12/02
CPC分类号： G06F8/443 , G06F8/447 , G06F12/0207
摘要： PROBLEM TO BE SOLVED: To provide a method and device for efficiently accessing a memory accessed by a triple loop included in a program. SOLUTION: A memory access method includes: obtaining a, b, and c from a program code for accessing a memory with a triple loop in a program (a is the number of values which the innermost loop variable of the triple loop may have, and b is the number of values which a middle loop variable of the triple loop may have, and c is the number of values which the outermost loop variable of the triple loop may have); obtaining a start address of the memory accessed by the triple loop; and obtaining a×b×c number of addresses of the memory accessed by the triple loop using the start address and a function. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种用于有效访问由程序中包括的三重回路访问的存储器的方法和装置。存储器访问方法包括：从程序中的三循环访问存储器的程序代码获得a，b和c（a是三重循环的最内循环变量的值的数量 have，b是三重循环的中间循环变量可能具有的值的数量，c是三重循环的最外循环变量可能具有的值的数量）; 获取由三重回路访问的存储器的起始地址; 并使用起始地址和功能获得由三重回路访问的存储器的×b×c个地址。版权所有（C）2008，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式