专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017117449A ベクトル推定に基づくグラフ分割を伴う、コンピューティング装置のデータフロープログラミング审中-公开
公开(公告)号：JP2017117449A
公开(公告)日：2017-06-29
申请号：JP2016235001
申请日：2016-12-02
申请人：インテルコーポレイション , Intel Corp , インテルコーポレイション
发明人： LAWRENCE J SUN , VASANTH R TOVINKERE
IPC分类号： G06F11/36 , G06F15/82
CPC分类号： G06F11/3636 , G06F8/00 , G06F11/34 , G06F11/3692 , G06F15/82 , G06F17/10
摘要：【課題】データフロープログラミングに関連付けられた装置及び方法を提供する。【解決手段】グラフ分割システム(GPS)のスペクトルグラフパーティショナ(SP)は、データフローグラフを、解析又はデバッグを実行するために使用される複数のサブグラフに分割する。SPは、ベクトルの関数の最小化によって、グラフを表現する行列の推定固有ベクトルを生成する。SPは、複数の固有ベクトルを生成して、固有ベクトルによって記述される複数次元空間でクラスタリングを実行する。SPは、固有ベクトルの生成を繰り返してクラスタリングを精緻化し、より高次元の空間を記述し、さらなるクラスタリングを実行する。SPはまた、クラスタについての品質メトリクスを決定し、品質メトリクスに基づいて精緻化を停止する。GPSは、グラフサイズ又は品質メトリクス等のファクタに基づいて、SPを使用するか1以上の他のパーティショナを使用するかを選択する。【選択図】図1

2. 发明专利

JP2017117445A ＩｏＴ通信のためのネットワーク認識アプリケーションに依存した適応的プロトコル選択审中-公开
公开(公告)号：JP2017117445A
公开(公告)日：2017-06-29
申请号：JP2016225920
申请日：2016-11-21
申请人：インテルコーポレイション , Intel Corp , インテルコーポレイション
发明人： JOHN BRADY , WAEL GUIBENE , KEITH NOLAN , MICHAEL NOLAN , MARK KELLY
IPC分类号： G06F13/00
CPC分类号： H04L51/04 , H04L51/066
摘要：【課題】有利なアプリケーション層通信プロトコルを選択する。【解決手段】いくつかの例で開示されるのは、送信アプリケーションの一つ以上の通信特徴、及び送信デバイスと受信デバイスとの間のネットワーク接続の一つ以上の特徴に基づいてアプリケーション層通信プロトコルの自動選択を行う方法、システム及びデバイスである。使用するプロトコルの選択は、メッセージ単位ベースでなされる、様々な間隔で定期的に(例えば、所定の時間周期ごと)なされる、アプリケーションの開始時に一度だけなされる等、でよい。アプリケーション層通信プロトコルを動的に選択することで、アプリケーションは、その時のアプリケーションの通信特徴及びネットワーク接続の特徴を考慮した特定のプロトコルの優位性を利用することができる。【選択図】図2

3. 发明专利

JP2017117442A コンパイラー型情報を利用するプロセッサトレースログにおけるデータフロー分析のための方法及び装置审中-公开
公开(公告)号：JP2017117442A
公开(公告)日：2017-06-29
申请号：JP2016225010
申请日：2016-11-18
申请人：インテルコーポレイション , Intel Corp , インテルコーポレイション
发明人： ANDREAS KLEEN
IPC分类号： G06F11/36
CPC分类号： G06F11/3644 , G06F11/34 , G06F11/3624 , G06F11/366
摘要：【課題】メモリ破損の原因となった保存命令を発見する。【解決手段】プログラム制御フロートレース及びコンパイル後のベーシックブロックのリストを取得し408、ベーシックブロックをディスアセンブルし、保存命令を識別し410、ランタイムプログラム制御フロートレースから、メモリ破損のレジスタに書き込みを行った保存命令を識別し412、メモリ破損に係るデータタイプと、保存命令のデータタイプ又はデータタイプの構造とを識別し414、各々の保存命令のレコードに関して、保存命令のレコードが、メモリ破損のレジスタに書き込みを行い418、かつ、保存命令がメモリ破損と同じデータタイプ又は同じデータタイプ構造を有する場合420、保存命令候補としてフラグを立て422、保存命令候補をデバッグ情報を用いてソフトウェアプログラムのソースの命令にリンクし424、保存命令候補およびソフトウェアプログラムへのリンクを提示する428。【選択図】図4

4. 发明专利

JP2017085656A 無線通信ユニットのグループとの通信をスケジューリングする装置、システム及び方法审中-公开
公开(公告)号：JP2017085656A
公开(公告)日：2017-05-18
申请号：JP2017007210
申请日：2017-01-19
申请人：インテルコーポレイション , Intel Corp , インテルコーポレイション
发明人： MICHELLE X GONG , STACEY ROBERT J
IPC分类号： H04W4/06 , H04W72/12
CPC分类号： H04W72/121 , H04W4/06 , H04W4/08 , H04W28/10 , H04W52/02 , H04W72/12 , H04W72/1273 , Y02D70/00 , Y02D70/1224 , Y02D70/124 , Y02D70/142 , Y02D70/144 , Y02D70/146 , Y02D70/162 , Y02D70/164 , Y02D70/166 , Y02D70/168
摘要：【課題】無線通信装置のグループとの通信をスケジューリングする装置等を提供する。【解決手段】幾つかの実施形態として、無線通信ユニットは、無線通信ユニットから複数の無線通信装置の少なくとも1つのグループへの同時の送信のために割り当てられるダウンリンク期間のインジケーションを含む少なくとも1つのスケジューリングフレームを送信してよい。無線通信ユニットは、ダウンリンク期間の間にグループの複数の無線通信装置へ複数の異なった無線通信伝送を同時に送信する。他の実施形態についても記載及び請求される。【選択図】図1

5. 发明专利

JP2017079083A 論理比較動作を実行するための装置审中-公开
公开(公告)号：JP2017079083A
公开(公告)日：2017-04-27
申请号：JP2016255721
申请日：2016-12-28
申请人：インテルコーポレイション , Intel Corp , インテルコーポレイション
发明人： RAJIV KAPOOR , RONEN ZOHAR , MARK BUXTON , KOBY GOTTLIEB , ZEEV SPERBER
IPC分类号： G06F9/305 , G06F9/32 , G06F9/38 , G06F15/80
CPC分类号： G06F9/30021 , G06F7/026 , G06F9/3001 , G06F9/30029 , G06F9/30036 , G06F9/30058 , G06F9/30094 , G06F9/30098 , G06F9/30145 , G06F9/30149 , G06F9/3016 , G06F9/3887 , G06F12/0875 , G06F2212/452
摘要：【課題】パックド・データおよびアンパックド・データに基づく、論理比較および分岐のための命令を提供する。【解決手段】メモリは、第1のデータおよび第2のデータを格納する。プロセッサは、第1および第2のデータの論理比較を実行する。論理比較は、第1および第2のデータの各ビットに実行されてもよく、または特定のビットだけに実行されてもよい。少なくとも、第1のデータはパックド・データエレメントを含む。論理比較はパックド・データエレメントの最上位ビットに実行される。論理比較は、第1および第2のデータの同じそれぞれのビットの比較を含む。更に、第1のデータのビットと第2のデータの対応ビットの補数との論理比較を含む。これらの比較に基づいて、分岐サポートが実行される。そして、それは分岐ユニットによって次々に利用されてもよい。あるいは、分岐サポートは、示された目的コード位置への分岐を含んでもよい。【選択図】図1a

6. 发明专利

JP2015092386A 高効率且つリアルタイムでプラットフォーム電力管理アーキテクチャを実行する装置审中-公开
公开(公告)号：JP2015092386A
公开(公告)日：2015-05-14
申请号：JP2014262974
申请日：2014-12-25
申请人： INTEL CORP
发明人： ZOU PENG , JOSEPH DIBENE II , FENARDI THENUS
IPC分类号： G06F1/32 , G06F1/04
摘要：【課題】コンピューティングプラットフォーム用の高効率、かつ、リアルタイムのプラットフォーム電力管理アーキテクチャを提供する。【解決手段】集積化された電圧レギュレータを用いて及び直接電力管理インターフェース(DPMI)も利用する。集積化された電圧レギュレータ、例えば、シリコン内電圧レギュレータ(ISVR)を、より高速でより高い応答性で電力状態を遷移させるべく利用する。【選択図】図1A

7. 发明专利

JP2015053062A 無限トランザクション型メモリ（ＵＴＭ）システムにおけるモード切り替えの実行有权
标题翻译：在无关紧要的存储器（UTM）系统中执行模式切换
公开(公告)号：JP2015053062A
公开(公告)日：2015-03-19
申请号：JP2014211479
申请日：2014-10-16
申请人：インテルコーポレイション , Intel Corp , インテルコーポレイション
发明人： ALI-REZA ADL-TABATABAI , SAHA BRATIN , VADIM BASSIN , GAD SHEAFFER , JAN GRAY , VINOD GROVER , MARTIN TAILLEFER , YOSSI LEVANONI , DAVE DETLEFS , MIKE MAGRUDER , MATT TOLTON
IPC分类号： G06F9/46 , G06F9/34 , G06F12/08
CPC分类号： G06F12/0815 , G06F9/467 , G06F11/141
摘要：【課題】無限トランザクション型メモリ(UTM)システムにおいて、性能や効率、柔軟性及びトランザクション容量を考慮しトランザクション実行モードを適切に切り替える。【解決手段】複数のトランザクション実行モードを有するUTMシステムにおいてトランザクションを開始するためにトランザクション実行モードを選択する。トランザクション実行モードは、プロセッサのキャッシュメモリ内で実行するハードウェアモード、プロセッサとソフトウェアバッファとのトランザクショナルハードウェアを使用して実行するハードウェア支援モード、及びトランザクショナルハードウェアなしに実行するソフトウェアトランザクション型メモリ(STM)モードを含む。実行モードは、保留のトランザクションがSTMモードで実行されていない場合にハードウェアモードのうちで最も効率の良いモードとなるように選択され、さもなければ低い効率のモードが選択される。【選択図】図1
摘要翻译：要解决的问题：提供一种能够考虑到性能，效率，灵活性和事务能力来适当地切换事务执行模式的无界事务存储器（UTM）系统。解决方案：选择事务执行模式以开始事务处理具有多个事务处理模式的无界事务存储器（UTM）系统。这些事务执行模式包括在处理器的高速缓冲存储器内执行的硬件模式，使用处理器的事务硬件执行的硬件辅助模式以及软件缓冲器，以及在没有事务性硬件的情况下执行的软件事务存储器（STM）模式。如果在STM模式下没有执行等待事务，则可以将事务执行模式选择为硬件模式的最高执行模式。否则可以选择较低的性能模式。

8. 发明专利

JP2015046184A 階層的キャッシュ設計におけるキャッシュ間の効率的通信のための方法および装置有权
标题翻译：用于分层缓存设计中的高速缓存之间的有效通信的方法和设备
公开(公告)号：JP2015046184A
公开(公告)日：2015-03-12
申请号：JP2014222819
申请日：2014-10-31
申请人：インテル・コーポレーション , Intel Corp
发明人： RON SHALEV , YIFTACH GILAD , SHLOMO RAIKIN , IGOR YANOVER , STANISLAV SHWARTSMAN , RAANAN SADE
IPC分类号： G06F12/08
摘要：【課題】階層的キャッシュ設計での効率的なキャッシュ間通信技術を提供する。【解決手段】データバス、データバスに通信可能にインターフェースされた低レベルキャッシュ及び高レベルキャッシュ、一以上のデータバッファ、並びに一以上のデータレスバッファを有する集積回路を備える。データバッファは、データバスに通信可能にインターフェースされ、それぞれ、キャッシュライン全体をバッファするバッファメモリ、データバッファの状態を示す一以上の制御ビット、及びキャッシュライン全体に対応付けられたアドレスを有する。データレスバッファは、キャッシュライン全体は格納不可能で、自己の状態を示す一以上の制御ビットと、自己に対応付けられるキャッシュ間転送ラインのアドレスとを有する。キャッシュ間転送ロジックは、キャッシュ間転送ラインを、データバスを介して高レベルキャッシュから要求し、データバスから低レベルキャッシュに書き込む。【選択図】図3
摘要翻译：要解决的问题：提供用于分层缓存设计中的高速缓存之间的有效通信的技术。解决方案：一个实施例包括具有数据总线的集成电路; 与数据总线可通信地接口的低级缓存和更高级别的高速缓存; 一个或多个数据缓冲器; 和一个或多个无数据缓冲区。数据缓冲器与数据总线可通信地接口，并且每个具有缓冲存储器以缓冲全高速缓存行，一个或多个控制位以指示数据缓冲器的状态，以及与完整高速缓存线相关联的地址。每个无数据缓冲器不能存储完整的高速缓存行，并且具有一个或多个控制位以指示其自身的状态以及与其自身相关联的高速缓存间传输线的地址。高速缓存间传输逻辑通过数据总线请求来自较高级缓存的缓存间传输线，并将缓存间传输线从数据总线写入低级缓存。

9. 发明专利

JP2015029353A ステーショングループ管理用のアクセスポイントおよびステーション管理グループを管理する方法有权
标题翻译：站点集团管理的访问点和管理站管理组的方法
公开(公告)号：JP2015029353A
公开(公告)日：2015-02-12
申请号：JP2014212374
申请日：2014-10-17
申请人：インテル・コーポレーション , Intel Corp
发明人： XIAOHONG X GONG
IPC分类号： H04W4/08 , H04W16/28
CPC分类号： H04W8/186 , H04B7/0452 , H04W4/08 , H04W8/205 , H04W88/08
摘要：【課題】ステーショングループ管理用アクセスポイント及び無線ネットワークでステーション管理グループを管理する方法を提供する。【解決手段】アクセスポイント102は、選択した通信ステーション104にグループ割り当てメッセージを送信し、応答フレームを返信したステーションを含むようステーション管理グループ105、115を構築する。また、アクセスポイントは、ステーション管理グループの通信ステーションに、MU−MIMO(マルチユーザ多重入出力)技術を用いてDL MU−MIMO(ダウンリンク空間分割多重アクセス)送信を送信する。【選択図】図1
摘要翻译：要解决的问题：提供用于站组管理的接入点和通过无线电网络管理站管理组的方法。解决方案：接入点102向所选择的通信站104发送组分配消息，并构建站管理组105,115，以便包括已经返回响应帧的站。此外，接入点通过使用MU-MIMO（多用户多输入多输出）技术向站管理组的通信站发送DL MU-MIMO（下行链路空分多址）发送。

10. 发明专利

JP2015028810A 利用可能な並列性の量に従って１命令当たりのエネルギーを変化させるためのシステム有权
标题翻译：根据可用并行数量的变化能力的系统
公开(公告)号：JP2015028810A
公开(公告)日：2015-02-12
申请号：JP2014204987
申请日：2014-10-03
申请人：インテル・コーポレーション , Intel Corp
发明人： GROCHOWSKI EDWARD , SHEN JOHN , WANG HONG , ORENSTEIN DORON , SHEAFFER GAD , RONEN RONNY , ANNAVARAM MURALI
IPC分类号： G06F15/78 , G06F9/50
CPC分类号： G06F9/3851 , G06F1/206 , G06F1/3203 , G06F1/329 , G06F9/3885 , G06F9/3891 , G06F9/3897 , Y02D10/16 , Y02D10/24 , Y02D50/20
摘要：【課題】スカラータスク及び並列タスクの双方においてうまく動作するマイクロプロセッサを提供する。【解決手段】スロットルモジュール110(又はスロットルロジック)が、現在実行されているプログラムに存在する並列性の量を求め、さまざまなコア120、130、140、150におけるそのプログラムのスレッドの実行を変更する。並列性の量が多い場合には、少ない電力を消費するように構成されたコアで多くの量のスレッドを実行するようにプロセッサを構成する。並列性の量が低い場合には、より大きなスカラー性能を得るように構成されたコアで少ない量のスレッドを実行するようにプロセッサを構成する。【選択図】図1
摘要翻译：要解决的问题：提供对标量任务和并行任务有利地操作的微处理器。解决方案：节流模块110（或节气门逻辑）确定当前执行程序中存在的并行度量，并且改变线程的执行该程序在各种核心120,130,140,150上。如果并行量大，则处理器被配置为在被配置为消耗更少功率的核上运行更大量的线程。如果并行数量很小，则处理器被配置为在配置为更高标量性能的内核上运行较少量的线程。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式