专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5657521B2 未プログラムＯＴＰメモリアレイ用のテスト回路有权
标题翻译：对未编程的OTP存储器阵列测试电路
公开(公告)号：JP5657521B2
公开(公告)日：2015-01-21
申请号：JP2011502201
申请日：2009-03-24
申请人：サイデンスコーポレーション , サイデンスコーポレーション
发明人：クルヤノウィクツ，ロデック
IPC分类号： G11C29/12 , G11C17/00 , G11C17/14
CPC分类号： G11C29/08 , G11C17/14 , G11C29/027

2. 发明专利

JP5657522B2 低閾値電圧アンチヒューズデバイス有权
标题翻译：低阈值电压的反熔丝器件
公开(公告)号：JP5657522B2
公开(公告)日：2015-01-21
申请号：JP2011502202
申请日：2009-04-03
申请人：サイデンスコーポレーション , サイデンスコーポレーション
发明人：クルヤノウィクツ，ロデック
IPC分类号： H01L27/10 , G11C17/14
CPC分类号： H01L27/101 , H01L23/5252 , H01L27/0207 , H01L27/11206 , H01L29/42368 , H01L2924/0002 , H01L2924/00

3. 发明专利

JP2015520473A メモリデバイス用の電源投入検出システム有权
标题翻译：电源接通检测系统用于存储器件
公开(公告)号：JP2015520473A
公开(公告)日：2015-07-16
申请号：JP2015511875
申请日：2013-05-15
申请人：サイデンスコーポレーション , サイデンスコーポレーション
发明人：スミス，スティーブン
IPC分类号： G11C17/14 , G11C16/02 , G11C16/06
CPC分类号： G11C17/18 , A61F13/15764 , A61F13/15804
摘要：【課題】 OTPメモリが電源投入を完了し、したがって予想通りに機能することを確実に裏付ける電源投入検出システムおよび方法を提供すること。【解決手段】メモリデバイスのための電源投入検出方法およびメモリデバイスが開示される。第1の段階で、メモリデバイスのメモリアレイの読み出し専用メモリ(ROM)行からテストワードが読み出され、テストワードが所定のROM行データと比較される。テストワードが所定のROM行データと一致する場合、第2の段階を行うことができる。第2の段階で、第1の時点で、メモリアレイのユーザプログラム行から第1のユーザデータが読み出される。第2のユーザデータは、第1の時点とは異なる第2の時点で、メモリアレイのユーザプログラム行から読み出される。第1のユーザデータが、第2のユーザデータと比較される。第1のユーザデータが第2のユーザデータと一致するときにメモリデバイスの正常な電源投入が確認される。【選択図】図15
摘要翻译：甲OTP存储器已完成上电，从而提供电源接通检测系统和方法可靠地确认作为预期。关于检测方法和用于存储装置的存储器装置的功率中被公开。在第一阶段中，从所述存储器阵列中的存储器装置的只读存储器（ROM）行上的测试字被读出，该测试字与预定ROM行数据进行比较。如果测试字的预定ROM行数据相匹配，则可以执行第二阶段。在第二阶段中，在第一时间点，从存储器阵列的用户程序行中的第一用户数据被读出。第二用户数据中，在从第一时间点不同的第二时间点，从存储器阵列的用户程序线读取。第一用户数据与所述第二用户数据进行比较。当第一用户数据的第二用户数据相匹配的存储器装置的正常电被验证。 .The 15

4. 发明专利

JP2015043464A 低閾値電圧アンチヒューズデバイス有权
标题翻译：低电压电压保险丝装置
公开(公告)号：JP2015043464A
公开(公告)日：2015-03-05
申请号：JP2014238642
申请日：2014-11-26
申请人：サイデンスコーポレーション , Sidense Corp , サイデンスコーポレーション
发明人： WLODEK KURJANOWICZ
IPC分类号： H01L27/10
CPC分类号： H01L27/101 , H01L23/5252 , H01L27/0207 , H01L27/11206 , H01L29/42368 , H01L2924/0002 , H01L2924/00
摘要：【課題】コア回路プロセス製造技術と無関係に低閾値電圧を備えたアンチヒューズデバイスを有する一回限りプログラム可能メモリセルが提示される。【解決手段】パストランジスタおよびアンチヒューズデバイスを有する2トランジスタメモリセル、または二重厚さゲート酸化物を有する単一トランジスタメモリセルが、高電圧トランジスタ用に形成される高電圧ウェルに形成される。アンチヒューズデバイスの閾値電圧は、メモリデバイスのコア回路における任意のトランジスタの閾値電圧と異なるが、コア回路におけるトランジスタと同じゲート酸化物厚さを有する。パストランジスタは、コア回路における任意のトランジスタの閾値電圧と異なる閾値電圧を有し、かつコア回路における任意のトランジスタと異なるゲート酸化物厚さを有する。アンチヒューズデバイスの閾値電圧は、I/O回路に作製された高電圧トランジスタ用に用いられる閾値調整インプラントのいくつかまたは全てを省略することによって低下される。【選択図】図7B
摘要翻译：要解决的问题：提供具有独立于核心电路工艺制造技术的具有低阈值电压的抗熔丝器件的一次性可编程存储器单元。解决方案：具有传输晶体管和反熔丝器件的双晶体管存储单元，或具有双厚度栅极氧化物的单晶体管存储单元形成在为高压晶体管形成的高电压阱中。反熔丝器件的阈值电压与存储器件的核心电路中的任何晶体管的阈值电压不同，但是其栅极氧化物厚度与核心电路中的晶体管相同。传输晶体管具有与核心电路中的任何晶体管的阈值电压不同的阈值电压，并且具有与核心电路中的任何晶体管不同的栅极氧化物厚度。通过省略用于在I / O电路中制造的高电压晶体管的部分或全部阈值调整植入物来降低反熔丝器件的阈值电压。

5. 发明专利

JP5947361B2 低閾値電圧アンチヒューズデバイス有权
标题翻译：低阈值电压的反熔丝器件
公开(公告)号：JP5947361B2
公开(公告)日：2016-07-06
申请号：JP2014238642
申请日：2014-11-26
申请人：サイデンスコーポレーション
发明人：クルヤノウィクツ,ロデック
IPC分类号： H01L27/10
CPC分类号： H01L27/101 , H01L23/5252 , H01L27/0207 , H01L27/11206 , H01L29/42368 , H01L2924/0002

7. 发明专利

JP2010529685A Anti-fuse memory cell 有权
公开(公告)号：JP2010529685A
公开(公告)日：2010-08-26
申请号：JP2010511457
申请日：2008-06-11
申请人：サイデンスコーポレーション
发明人：ウロデッククルジャノウィクス， , スティーヴンスミス，
IPC分类号： H01L27/10 , H01L21/82
CPC分类号： G11C17/16 , H01L23/5252 , H01L27/101 , H01L27/112 , H01L27/11206 , H01L2924/0002 , H01L2924/00
摘要：可変厚ゲート酸化物を有するアンチヒューズメモリセル。該可変厚ゲート酸化物は厚型ゲート酸化物部分および薄型ゲート酸化物部分を有し、該厚型ゲート酸化物部分は、プロセス技術の最小特徴サイズ未満の少なくとも１つの寸法を有する。該薄型ゲート酸化物は矩形または三角形とすることができる。該アンチヒューズトランジスタは、該アンチヒューズトランジスタの該可変厚ゲート酸化物の該厚型ゲート酸化物に略等しい厚さのゲート酸化物を具備するアクセストランジスタを有する２トランジスタメモリセルにおいて使用可能である。
【選択図】図１０

8. 发明专利

JP2007536744A Split channel anti-fuse array structure 有权
公开(公告)号：JP2007536744A
公开(公告)日：2007-12-13
申请号：JP2007511808
申请日：2005-05-06
申请人：サイデンスコーポレーションSidense Corp.
发明人：クルジャノウィクス，ウロデック
IPC分类号： H01L27/10 , G11C11/40 , G11C11/401 , G11C17/16 , H01L21/28 , H01L21/331 , H01L21/336 , H01L23/525 , H01L27/115 , H01L29/423 , H01L29/66 , H01L29/78
CPC分类号： H01L21/28211 , G11C17/16 , G11C17/18 , H01L23/5252 , H01L27/10 , H01L27/101 , H01L27/112 , H01L27/11206 , H01L29/42368 , H01L29/4238 , H01L29/42384 , H01L29/7833 , H01L2924/0002 , H01L2924/00
摘要：一般に、本発明は、不揮発性で、ワンタイム・プログラマブル（ＯＴＰ）メモリーアレイ用途に用いられることが可能な可変厚さゲート酸化膜アンチヒューズトランジスタ装置を提供する。このアンチヒューズトランジスタは、標準ＣＭＯＳ技術で製造されることができ、ソース拡散、ゲート酸化膜、ポリシリコンゲート、及びオプショナルなドレーン拡散を有する標準トランジスタ素子として構成されている。ポリシリコンゲートの下の可変ゲート酸化膜は、厚いゲート酸化膜領域及び薄いゲート酸化膜領域から構成され、薄いゲート酸化膜領域は局所的破壊電圧ゾーンとして作動する。ポリシリコンゲートとチャネル領域との間の導電性チャネルは、プログラム操作の間、局所的破壊電圧ゾーンに形成されることができる。メモリーアレイ用途においては、ポリシリコンゲートに印加されたワードライン読み取り電流は、アンチヒューズトランジスタのチャネルを介してソース拡散に結合されたビットラインによって検出されることができる。さらに具体的には、本発明は、ＯＴＰメモリーに好適なアンチヒューズセルとして、分割チャネルＭＯＳ構造を利用する効率的な方法を提供する。

9. 发明专利

JP2017208059A メモリデバイスにおける電力シグネチャ抑制のための方法及びシステム有权
公开(公告)号：JP2017208059A
公开(公告)日：2017-11-24
申请号：JP2016180703
申请日：2016-09-15
申请人：サイデンスコーポレーション
发明人：ウロデックケルジャノウィクス , ベティナホールド
IPC分类号： G11C11/413 , H03K19/00 , G11C11/419 , G06F21/55 , G06F21/79
CPC分类号： G11C7/222 , G11C29/76 , G11C7/065 , G11C7/1006 , G11C7/1048 , G11C7/1057 , G11C7/106 , G11C7/1066 , G11C7/1075 , G11C7/24 , G11C2207/108
摘要：【課題】読出し動作の間メモリデバイスにおける電力シグネチャを抑制するための方法及びシステムを提供する。【解決手段】メモリアレイはデータを、ビット当たり2つのセルなど、ビット当たり偶数のセルに記憶し、そこで相補データ状態が各対のセルに記憶される。メモリアレイからアクセスされているデータにかかわらず同じ電力消費が発生するので、ビット線を介するメモリアレイの差動読出しは電力シグネチャを抑制する。相補データを下流の回路システムに提供するデータ出力バッファは、(相補出力バッファ対の)1つの出力バッファのみが常に各読出しサイクルで逆の論理状態に駆動されるように、あらゆる読出し動作の前に同じ論理状態にリセットされる。それ故に、メモリアレイから読み出され、出力バッファによって提供されているデータ状態にかかわらず、電力消費は同じままである。【選択図】図3

10. 发明专利

JP5795697B2 メモリデバイス用の電源投入検出システム有权
标题翻译：电源接通检测系统用于存储器件
公开(公告)号：JP5795697B2
公开(公告)日：2015-10-14
申请号：JP2015511875
申请日：2013-05-15
申请人：サイデンスコーポレーション
发明人：スミス,スティーブン
IPC分类号： G11C17/08 , G11C17/00
CPC分类号： G11C17/18 , A61F13/15764 , A61F13/15804

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式