专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明专利

KR20210029661A KR20210029661A - Defective bit line management in connection with a memory access 审中-公开
公开(公告)号：KR20210029661A
公开(公告)日：2021-03-16
申请号：KR1020200078386A
申请日：2020-06-26
申请人： 인텔 코포레이션
发明人： 알리 카키피루즈 , 프라나브 칼라바드 , 라비 에이치 모트와니 , 창 완 하
IPC分类号： G11C16/24 , G11C16/26 , G11C16/34 , G11C29/02
CPC分类号： G11C29/44 , G11C7/12 , G11C16/24 , G06F11/076 , G06F11/1012 , G06F3/0614 , G11C16/14 , G11C16/26 , G11C16/3431 , G11C16/3445 , G11C16/3459 , G11C29/025 , G11C29/04 , G11C29/4401 , G11C2029/0409 , G11C2029/1204 , G11C2029/4402
摘要： 본 명세서에서 예는 프로그램 또는 소거 전압을 인가하기 전에 메모리 영역에서 결함 있는 비트 라인의 개수를 결정하는 것에 관한 것이다. 프로그램 또는 소거 검증 동작 동안 통과하는 비트 라인의 임계 개수가 프로그램 또는 소거 동작이 통과 또는 실패인지를 결정하는데 사용되면, 결정된 결함 있는 비트 라인의 개수는 결정된 통과 개수 또는 실패 개수를 조정하는데 사용될 수 있다. 일부 경우에, 본 명세서에 설명된 예는 결함 있는 비트 라인을 대신하여 사용할 여벌의 비트 라인 및 룩업 테이블 회로의 사용을 피하고 여벌의 비트 라인의 사용과 연관된 실리콘 공간 및 비용을 절약할 수 있다. 일부 예에서, 프로그램 전압 신호의 시작 크기는 결함 있는 비트 라인의 개수를 고려함으로써 결정될 수 있다. 일부 예에서, 개방된 또는 단락된 비트 라인의 식별은 이러한 개방된 또는 단락된 비트 라인에 연루된 판독 동작을 소프트 비트 판독 정정을 수행하는 것과 관련하여 약한 것으로 식별하는데 사용될 수 있다.

82. 发明专利

KR20210026956A KR20210026956A - Method of test and repair memory cells during power-up sequence of memory device 审中-公开
公开(公告)号：KR20210026956A
公开(公告)日：2021-03-10
申请号：KR1020190108457A
申请日：2019-09-02
申请人： 삼성전자주식회사
发明人： 안영만 , 이상열 , 이종건
IPC分类号： G11C29/12 , G11C29/50
CPC分类号： G11C29/4401 , G11C29/1201 , G11C29/12005 , G11C29/12015 , G11C29/46 , G11C29/50008 , G11C2029/0407 , G11C2029/4402 , G11C2207/2254
摘要： 파워-업 시퀀스 중에 메모리 셀을 테스트하고 리페어 하는 방법 및 메모리 장치가 개신된다. 메모리 장치는 파워-업 시퀀스 중에 메모리 셀 어레이를 테스트하는 빌트-인 셀프 테스트부(BIST부)를 포함한다. BIST부는 전원 안정화 신호에 응답하여 메모리 셀 어레이에 대한 테스트를 수행하거나, ZQ 캘리브레이션 커맨드에 응답하여 메모리 셀 어레이에 대한 테스트를 수행할 수 있다. BIST부는 라이트 레벨링 커맨드에 응답하여 수행중인 테스트를 종료하거나, 액티브 커맨드에 응답하여 수행중인 테스트를 종료할 수 있다.

83. 发明专利

JP2018156463A メモリシステム审中-公开
公开(公告)号：JP2018156463A
公开(公告)日：2018-10-04
申请号：JP2017053472
申请日：2017-03-17
申请人：東芝メモリ株式会社
发明人：才田大輔 , 野口紘希 , 安部恵子 , 藤田忍
IPC分类号： G06F11/10 , G06F11/08 , G06F11/20 , G06F11/22 , G11C11/16 , G11C29/00 , G06F12/16
CPC分类号： G06F11/1068 , G11C11/1673 , G11C11/1675 , G11C29/021 , G11C29/028 , G11C29/4401 , G11C29/52 , G11C29/70 , G11C2029/0401 , G11C2029/0409 , G11C2029/4402
摘要：【課題】不揮発メモリに対する書込みの信頼性を向上する。【解決手段】メモリシステムは、複数のメモリセルを有する不揮発メモリと、不揮発メモリから読み出したデータに含まれる誤りを訂正する誤り訂正部と、不揮発メモリに対して所定数以上のデータの書き込みと書き込んだデータの読出とを行った場合の誤り率に基づいて、書き込んだデータに誤りがないか否かと、書き込んだデータに誤り訂正部にて訂正可能な誤りがあるか否かと、書き込んだデータに誤り訂正部にて訂正不可能な誤りがあるか否かと、を含む第1情報を格納する誤り情報記憶部と、第1情報に基づいて、不揮発メモリに対する読み出しおよび書込みの少なくとも一方を制御するアクセス制御部と、を備える。【選択図】図1

84. 发明专利

JP2018046169A トリミング装置审中-公开
公开(公告)号：JP2018046169A
公开(公告)日：2018-03-22
申请号：JP2016180133
申请日：2016-09-15
申请人：富士電機株式会社
发明人：岩本基光
IPC分类号： H01L27/04 , H01L21/82 , H03K17/00 , H03K17/693 , H03K19/00 , H01L21/822
CPC分类号： H01L23/5256 , G11C17/16 , G11C17/18 , G11C19/28 , G11C29/027 , G11C29/028 , G11C2029/4402
摘要：【課題】歩留まりの向上およびチップ面積の縮小化を図る。【解決手段】カウンタ回路1bは、トリミング対象回路1aのトリミングに要するトリミングデータd2がn(≧3)ビットの場合、nビットの設定データd1を発生する。トリミングデータ発生回路1cは、電気信号が流れることにより導体部が切断可能なトリミング素子f0〜f2と、トリミング素子f0〜f2の高電位側に接続されたプルアップ抵抗R0〜R2と、トリミング素子f0〜f2の高電位側に接続されたスイッチsw0〜sw2と、バッファIC0〜IC2とを含む。トリミングデータ発生回路1cは、設定データd1のレベルに応じてスイッチsw0〜sw2をスイッチングし、プルアップ抵抗R0〜R2とトリミング素子f0〜f2とが接続するノードn0〜n2からバッファIC0〜IC2を介して、トリミング対象回路1aに入力するトリミングデータd2を発生する。【選択図】図1

85. 发明专利

JP2017199367A ポストパッケージリペアにおける記録及び使用を分析するための方法及びシステム审中-公开
公开(公告)号：JP2017199367A
公开(公告)日：2017-11-02
申请号：JP2017082353
申请日：2017-04-18
申请人：廣達電腦股▲ふん▼有限公司
发明人：呉豐州
IPC分类号： G06F11/20
CPC分类号： G06F11/2094 , G06F11/1004 , G06F3/0619 , G06F3/0659 , G06F3/0679 , G11C29/44 , G11C29/76 , G11C29/835 , G11C5/04 , G06F2201/805 , G06F2201/85 , G11C2029/0407 , G11C2029/0409 , G11C2029/4402 , G11C29/08
摘要：【課題】サーバシステムのデュアルインラインメモリモジュール(DIMM)におけるポストパッケージリペア(PPR)の使用を追跡するシステム及び方法を提供する。【解決手段】ポストパッケージリペアの流れを実行する前、サーバシステムのBIOSはPPRの使用記録を確認して、DIMMの複数のバンクグループのスペアロウの使用状態をサーバシステムのコントローラ(例えば、BMC)に送信することにより、ユーザ又はサーバシステムはサーバシステムの各DIMMのPPR状態を確認することができる。対応のDIMMを取り替えるかどうかの判断は、サーバシステムにより自動的に又はユーザにより手動的に行われることができる。【選択図】図2A

86. 发明专利

JP6190462B2 半導体記憶装置有权
公开(公告)号：JP6190462B2
公开(公告)日：2017-08-30
申请号：JP2015535204
申请日：2013-09-04
申请人：東芝メモリ株式会社
发明人：山口幸一郎 , 御明誠 , 志賀仁 , 柴田昇
IPC分类号： G06F11/14 , G06F12/16 , G11C16/26
CPC分类号： G11C29/76 , G11C11/406 , G11C29/021 , G11C29/028 , G11C29/24 , G11C16/00 , G11C16/349 , G11C2029/4402

87. 发明专利

JP2017143255A 半導体装置、電子機器审中-公开
公开(公告)号：JP2017143255A
公开(公告)日：2017-08-17
申请号：JP2017016569
申请日：2017-02-01
申请人：株式会社半導体エネルギー研究所
发明人：松田慎平 , 坂倉真之 , 山崎舜平
IPC分类号： H01L27/108 , H01L29/786 , H01L27/146 , G09F9/30 , H01L51/50 , H05B33/14 , G11C14/00 , G11C11/404 , H01L21/8242
CPC分类号： H01L27/1225 , G11C11/403 , G11C11/418 , G11C11/419 , H01L27/1052 , H01L27/1207 , H01L27/127 , H01L29/78648 , G11C2029/4402 , G11C2029/5002 , G11C29/06 , H01L29/7869
摘要：【課題】情報を長期間保持できる半導体装置を提供する。【解決手段】記憶回路と、保持回路と、を有する半導体装置であって、記憶回路は第1のトランジスタを有し、保持回路は第2のトランジスタを有する。記憶回路は、第1のトランジスタをオン状態にして情報を書き込む機能と、第1のトランジスタをオフ状態にして情報を保持する機能と、を有する。保持回路は、第2のトランジスタをオン状態にして第1のトランジスタのバックゲートに第1のトランジスタをオフ状態とする第1の電位を供給する機能と、第2のトランジスタをオフ状態にして第1の電位を保持する機能と、を有する。第1のトランジスタと第2のトランジスタに、電気特性の異なるトランジスタを用いる。【選択図】図30

88. 发明专利

JP2017501483A 記憶デバイスに対する書き込み方法および書き込み装置有权
标题翻译：写入方法和写入装置到存储装置
公开(公告)号：JP2017501483A
公开(公告)日：2017-01-12
申请号：JP2016533651
申请日：2014-11-14
申请人：華為技術有限公司Huawei Technologies Co.,Ltd. , 華為技術有限公司Huawei Technologies Co.,Ltd.
发明人： ▲継▼武舒 , ▲継▼武舒 , 捷范 , 捷范 , 冠宇朱 , 冠宇朱
IPC分类号： G06F11/10
CPC分类号： G06F3/0659 , G06F3/0619 , G06F3/0673 , G06F11/1008 , G11C11/419 , G11C13/0035 , G11C16/10 , G11C29/08 , G11C2029/4402
摘要：本発明の実施形態は、記憶デバイスに対する書き込み方法および書き込み装置を提供し、ここで、書き込み方法は、書き込まれる必要があるn個の数値を取得するステップと、書き込まれる必要があるn個の数値に対応する、n個のビットと、n個のビットに含まれるstuck-at faultについての情報とを決定するステップと、B個のグループのビットが分類条件を満たし、且つ、n個のビットがB行A列の2次元配列を表すとき、同じグループに属する任意の2個のビットは異なる行および列内にあるか、または、同じ行内にあるように、n個のビットをB個のグループのビットに分類するステップと、n個の数値を、B個のグループのビットにおける各グループのビットに含まれるstuck-at faultについての情報と、書き込まれる必要があり、且つ、B個のグループのビットにおける各グループのビットに含まれるstuck-at faultについての情報に対応する数値とに従って、対応して書き込むステップとを含む。本発明の実施形態では、グループは、同じグループ内の2個の隣接するビット間の間隔を調整することによって決定され、且つ、書き込まれる必要があるn個の数値は、各グループに含まれるstuck-at faultについての情報に従って、対応して書き込まれ、その結果、インピーダンス記憶デバイス内のstuck-at faultによって引き起こされる書き込みエラーが有効に防止されることができる。
摘要翻译：本发明的实施方案是提供一种写入方法和写入装置到存储装置，其中，所述的写入方法包括：获得的数值的正数的步骤需要写入，需要被写入的n个对应于n位满足所确定关于该组的固定型包含在n位故障时，B位是分类条件的信息，并且，所述n个比特代表行的二维阵列B中的列时，或任何两个比特属于同一组中的不同的行和列，或者，如在同一行，B号码组的n个比特中中的比特，数值的n数，和信息进行分类关于固定型包含在每个组中的比特的B两组的位错，必须写入，并且，在该组的B号码的步骤位根据对应于有关的信息的数值的固定型包含在每个组中的制备，以及在响应写入的步骤的位错。在本发明的一个实施例中，该基团被调整在同一个组的两个相邻比特之间的距离确定，并且，需要的数值的n个被写入，卡住每个组中包括根据关于-at故障的信息，相应地写入，作为一个结果，能够写入所引起的固定型的阻抗存储设备故障被有效地防止错误。

89. 发明专利

JP2016522954A コンフィギュレーションデータを提供するための装置及び方法有权
标题翻译：装置和方法用于提供配置数据
公开(公告)号：JP2016522954A
公开(公告)日：2016-08-04
申请号：JP2016520762
申请日：2014-12-12
申请人：ヴィアアライアンスセミコンダクターカンパニーリミテッド , ヴィアアライアンスセミコンダクターカンパニーリミテッド
发明人：グレンヘンリー，ジー , グレンヘンリー，ジー , ケ— ジェイン，ディネシュ , ケ― ジェイン，ディネシュ , ギャスキンズ，ステファン
IPC分类号： G06F11/00 , G06F12/08
CPC分类号： G06F12/0893 , G06F1/3275 , G06F8/66 , G06F9/4403 , G06F12/0811 , G06F12/12 , G06F15/177 , G06F2212/222 , G06F2212/283 , G06F2212/601 , G11C7/20 , G11C17/16 , G11C17/18 , G11C2029/4402
摘要：装置が、プログラマと、ストアと、複数のコアとを含む。プログラマは、ヒューズ・アレイを圧縮されたコンフィギュレーションデータでプログラミングする。ストアは、伸長されたコンフィギュレーションデータ・セットの記憶及びアクセスを可能にする。複数のコアのそれぞれは、ヒューズ・アレイに結合される。コアのうちの1つが、電源投入/リセットが行われると、ヒューズ・アレイにアクセスして、1つ又は複数のキャッシュ・メモリのための伸長されたコンフィギュレーションデータ・セットを伸長し、記憶する。コアのそれぞれは、リセット・ロジックと、スリープ・ロジックとを含む。リセット・ロジックは、電源投入/リセットが行われると、伸長されたコンフィギュレーションデータ・セットを使用して、その1つ又は複数のキャッシュ・メモリを初期設定する。スリープ・ロジックは、パワー・ゲーティング事象の後に電力が復元されたことを判定し、ストアにその後、アクセスして、伸長されたコンフィギュレーションデータ・セットを取り出して、パワー・ゲーティング事象の後に1つ又は複数のキャッシュを初期設定するように使用する。
摘要翻译：装置包括一个程序员，和存储，和多个核心的。程序员压缩熔丝阵列中的配置数据进行编程。存储器允许存储和细长配置数据集的访问。所述多个核中的每个被耦合到熔丝阵列。其中的核心的，但执行电源接通/复位时，通过访问熔丝阵列，扩大一个或多个细长的配置数据高速缓冲存储器设置，并存储。每个核心包括复位逻辑，睡眠逻辑。复位逻辑，当执行上电/复位时，使用扩展的配置数据集，初始化一个或多个高速缓冲存储器。睡眠逻辑确定电源是一个功率门控事件之后恢复，则存储，访问，检索扩展的配置数据集，功率门控事件1之后一个或使用多个高速缓存到初始设置。

90. 发明专利

JP2016114958A 記憶媒体管理装置、記憶媒体管理方法、コンピュータプログラム及び記憶媒体管理システム审中-公开
标题翻译：存储媒体管理设备，存储介质管理方法，计算机程序和存储介质管理系统
公开(公告)号：JP2016114958A
公开(公告)日：2016-06-23
申请号：JP2014250351
申请日：2014-12-10
申请人：株式会社東芝
发明人：辻清高
IPC分类号： G06F12/16
CPC分类号： G11C29/765 , G11C29/44 , G11C2029/0409 , G11C2029/4402
摘要：【課題】複数の記憶媒体を用いて構成され、保守作業の負荷を軽減することができる記憶媒体管理装置、記憶媒体管理方法、コンピュータプログラム及び記憶媒体管理システムを提供することである。【解決手段】実施形態の記憶媒体管理装置は、記憶部と、故障情報登録部と、先天性不良ブロック情報登録部とを持つ。記憶部は、不揮発性を有し、複数の記憶媒体の不良ブロックの位置を示す不良ブロック情報を記憶する。故障情報登録部は、記憶媒体の読み書きにおいてエラーが発生したことを示す故障情報を記憶部に記憶させる。先天性不良ブロック情報登録部は、記憶媒体が交換された場合、故障情報に基づいて交換された記憶媒体を判断し、交換された記憶媒体の所定のブロックから、先天的な不良ブロックの位置を示す先天性不良ブロック情報を読み出し、交換前の記憶媒体の不良ブロック情報を、交換後の記憶媒体から読み出された先天性不良ブロック情報に置き換える。【選択図】図2
摘要翻译：要解决的问题：提供一种通过使用多个存储介质配置并能够减少维护工作的负担的存储介质管理装置，存储介质管理方法，计算机程序和存储介质管理系统。解决方案：存储介质管理装置包括：存储部; 故障信息登记部分; 和先天性缺陷块信息登记部分。存储部件具有非挥发性，并且被配置为存储指示多个存储介质的缺陷块的位置的缺陷块信息。缺陷信息登记部被配置为允许存储部存储在存储介质的读取/写入期间发生错误的缺陷信息。先天性缺陷块信息登记部被配置为当存储介质被更换时，基于缺陷信息确定替换的存储介质，从预定块读取指示先天性缺陷块的位置的先天性缺陷块信息的替换存储介质，并且在更换之前用从替换的存储介质读取的先天缺陷块信息来替换存储介质的缺陷块信息。图2

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式