专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明专利

JP2008167218A Waveform equalization coefficient adjusting method and circuit, receiver circuit, and transmission apparatus 有权
标题翻译：波形均衡系数调整方法和电路，接收器电路和传输装置
公开(公告)号：JP2008167218A
公开(公告)日：2008-07-17
申请号：JP2006355136
申请日：2006-12-28
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： KANAI HISAAKI , NAKAJO TOKUO , YAGYU MASAYOSHI
IPC分类号： H04B3/04 , H04B3/06 , H04L25/03
CPC分类号： H04L25/03885
摘要： PROBLEM TO BE SOLVED: To provide a waveform equalization coefficient adjusting technology to reduce an adjustment time of the waveform equalization coefficient. SOLUTION: In a waveform equalization coefficient adjusting method, a jitter or an amplitude is measured only in the case of an optional signal sequence and the waveform equalization coefficient is adjusted. Particularly, a signal inverting time is measured by using a signal other than 010 or 101 signal among received signals. As the signal inverting time in the case of using the signal like this is very sharp compared with a conventional technology, the adjustment time of the waveform equalization coefficient is reduced. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供波形均衡系数调整技术，以减少波形均衡系数的调整时间。解决方案：在波形均衡系数调整方法中，仅在可选信号序列的情况下测量抖动或幅度，并且调整波形均衡系数。特别地，通过使用接收信号中除了010或101信号之外的信号来测量信号反相时间。由于在使用像这样的信号的情况下的信号反转时间与传统技术相比非常明显，所以波形均衡系数的调整时间减少。版权所有（C）2008，JPO＆INPIT

72. 发明专利

JP2008154214A Method and apparatus for parameter scanning for signal over-sampling, and network system 有权
标题翻译：用于信号超采样的参数扫描的方法和装置，以及网络系统
公开(公告)号：JP2008154214A
公开(公告)日：2008-07-03
申请号：JP2007270672
申请日：2007-09-18
申请人： Silicon Image Inc , シリコンイメージ,インコーポレイテッド
发明人： CHOI HOON
IPC分类号： H04B3/06 , H03M3/02 , H04N17/00
CPC分类号： H04L25/03038 , H04L25/03019 , H04L25/03885
摘要： PROBLEM TO BE SOLVED: To provide a method and an apparatus for parameter scanning for signal over-sampling. SOLUTION: An embodiment of an apparatus includes an equalizer to equalize received data values, and a sampler to over-sample the equalized data. The apparatus includes an eye monitor to generate information regarding quality of signal eyes for the over-sampled data, and an equalization monitor to generate information regarding sufficiency of signal equalization. The apparatus further includes a scan engine to scan possible values of a plurality of parameters for the apparatus. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供用于信号过采样的参数扫描的方法和装置。解决方案：装置的实施例包括均衡器以均衡接收到的数据值，以及采样器对均衡数据进行过采样。该装置包括眼睛监视器，用于产生关于过采样数据的信号眼的质量的信息，以及用于产生关于信号均衡充分性的信息的均衡监视器。该装置还包括扫描引擎，用于扫描装置的多个参数的可能值。版权所有（C）2008，JPO＆INPIT

73. 发明专利

JPWO2006001301A1 伝送装置および伝送方法审中-公开
公开(公告)号：JPWO2006001301A1
公开(公告)日：2008-04-17
申请号：JP2006528559
申请日：2005-06-22
申请人：株式会社進化システム総合研究所 , 東京電力株式会社
发明人：河西　勇二 , 勇二河西 , 崇鎌田 , 崇鎌田 , 正俊佐藤 , 正俊佐藤
IPC分类号： H04B3/04 , H04L25/03
CPC分类号： H04B3/04 , H04L25/0272 , H04L25/0278 , H04L25/03885 , H04L25/4975
摘要：【課題】高い周波数まで使用可能であり、回路設計が容易な伝送装置を提供すること。【解決手段】本発明の伝送装置は、送信側にTHPプレコーディング手段を備え、受信側にアナログ処理されるイコライザ手段を備える。伝送路の周波数特性の補償を送信側のTHPプレコーディング手段と受信側のアナログ処理されるイコライザ手段とによって分担させたので、イコライザ回路による補償のため、THPの係数(a1からan)の絶対値が小さくなり、THPのループの安定性が増す、より低い分解能のDACを使用可能である、伝送路の特性に適合させる細かい調整はTHPが行うことにより、イコライザ回路は大まかな補償を行えばよく、また調整しなくてもよいのでイコライザ回路の設計が容易となる等の効果がある。【選択図】図1

74. 发明专利

JP2008022537A Signal adjusting method and adaptive equalizer 有权
标题翻译：信号调整方法和自适应均衡器
公开(公告)号：JP2008022537A
公开(公告)日：2008-01-31
申请号：JP2007143825
申请日：2007-05-30
申请人： Fujitsu Ltd , 富士通株式会社
发明人： HIDAKA YASUO
IPC分类号： H04B3/06 , H04B3/04 , H04B3/10 , H04L25/03
CPC分类号： H04L25/063 , H04L25/03885
摘要： PROBLEM TO BE SOLVED: To make an amount of compensation applied to an equalizer match the level of attenuation caused by its medium as closely as possible, and to keep output characteristics of a signal consistently independently of a specified path used for the communication of the signal. SOLUTION: At least one of loss compensation for frequency-dependent distortion and offset compensation for DC-offset distortion is applied to a data signal before or after the distortion occurs to generate an output signal. Each data value comprises either a high value or a low value based on the sampling of the output signal, and the error value indicates the residue of the distortion. The method includes a step for selecting one or more filter patterns from a set of a plurality of filter patterns, and monitoring the output signal for one or more patterns of data values corresponding to the one or more selected filter patterns. The method further includes a step for detecting a pattern of data values in the output signal corresponding to one of the one or more selected filter patterns. The method also includes a step for adjusting the at least one of the loss compensation and the offset compensation applied to the data signal on the basis of the error value. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：为了使均衡器的补偿量尽可能接近由其介质引起的衰减水平，并且保持信号的输出特性一致地独立于用于通信的指定路径的信号。解决方案：在发生失真之前或之后，将数据信号应用于DC偏移失真的频率相关失真和偏移补偿的损耗补偿中的至少一个以产生输出信号。每个数据值基于输出信号的采样包括高值或低值，误差值表示失真的残差。该方法包括从多个滤波器图案的集合中选择一个或多个滤波器图案的步骤，以及监视与一个或多个所选滤波器图案对应的一个或多个数据值模式的输出信号。该方法还包括一个步骤，用于检测对应于一个或多个所选滤波器模式之一的输出信号中的数据值的模式。该方法还包括基于误差值来调整施加到数据信号的损耗补偿和偏移补偿中的至少一个的步骤。版权所有（C）2008，JPO＆INPIT

75. 发明专利

JP2007151044A Interface for serial transfer 有权
标题翻译：接口用于串行传输
公开(公告)号：JP2007151044A
公开(公告)日：2007-06-14
申请号：JP2005346223
申请日：2005-11-30
申请人： Fujitsu Ltd , 富士通株式会社
发明人： SASAKI MANABU
IPC分类号： H04L25/03 , H04B3/06 , H04L7/00
CPC分类号： H04L7/04 , H04L7/044 , H04L7/046 , H04L25/03834 , H04L25/03885
摘要： PROBLEM TO BE SOLVED: To provide an interface for serial transfer which realizes stable and high-quality signaling even in occurrence of environmental change or variance in characteristic due to an LSI process. SOLUTION: The interface for the serial transfer is provided with at least a signal waveform correction part 11 which corrects deformation of a signal waveform, a latch part 12 which latches the signal waveform according to a synchronous clock and outputs it to a poststage circuit, a filter characteristic regulation part 13 which changes the filter characteristic of the signal waveform correction part 11 in a predetermined range, a clock generating part 14 which generates the synchronous clock having a desired phase, and a pattern determing part 15 which performs detection of a test pattern, and controlling of the filter characteristic regulation part 13 and the clock generating part 14. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：为了提供用于串行传送的接口，即使在由于LSI处理而导致的环境变化或特性变化的情况下也能实现稳定和高质量的信令。解决方案：用于串行传输的接口至少提供一个校正信号波形变形的信号波形校正部分11，锁存部分12根据同步时钟锁存信号波形并将其输出到后级将信号波形校正部11的滤波特性改变为规定范围的滤波器特性调整部13，产生具有期望相位的同步时钟的时钟生成部14以及进行检测的图形判定部15 测试图案，以及滤波器特性调节部分13和时钟产生部分14的控制。版权所有：（C）2007，JPO＆INPIT

76. 发明专利

JP2007097160A Programmable digital control equalization circuitry and method 审中-公开
标题翻译：可编程数字控制均衡电路和方法
公开(公告)号：JP2007097160A
公开(公告)日：2007-04-12
申请号：JP2006240927
申请日：2006-09-06
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： LAI TIN , SHUMARAYEV SERGEY , MAANGAT SIMARDEEP , WONG WILSON
IPC分类号： H04B3/06
CPC分类号： H03G3/3089 , H04L25/03885
摘要： PROBLEM TO BE SOLVED: To accurately adjust the amount of gain in equalization circuitry. SOLUTION: Equalization circuitry (200) may be used to compensate for the attenuation of a data signal caused by a transmission medium. The control circuitry for the equalization circuitry may generate control inputs for equalization stages (202) that control the amount of gain provided to the data signal. A comparator (212) may determine whether the gain from the equalization circuitry is less than or more than the desired amount of gain. A programmable up/down counter (204) may adjust the counter value based on the output of the comparator. The counter value may be converted into one or more analog voltages using one or more digital-to-analog converters (208, 210). The analog voltages may be provided to the equalization stages as control inputs. The control circuitry may also include hysteresis circuitry (214) that prevents the counter value from being adjusted when the gain produced by the equalization stages is close to the desired amount of gain. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：准确调整均衡电路中的增益量。解决方案：均衡电路（200）可用于补偿由传输介质引起的数据信号的衰减。用于均衡电路的控制电路可以产生用于控制提供给数据信号的增益量的均衡级（202）的控制输入。比较器（212）可以确定来自均衡电路的增益是否小于或大于期望的增益量。可编程上/下计数器（204）可以基于比较器的输出来调整计数器值。可以使用一个或多个数模转换器（208,210）将计数器值转换成一个或多个模拟电压。模拟电压可以作为控制输入提供给均衡级。控制电路还可以包括滞后电路（214），当由均衡级产生的增益接近期望的增益量时，阻止计数器值被调整。版权所有（C）2007，JPO＆INPIT

77. 发明专利

JP2005503093A Transmission amplitude-independent adaptive control equalizer 审中-公开
公开(公告)号：JP2005503093A
公开(公告)日：2005-01-27
申请号：JP2003529719
申请日：2002-09-17
申请人：ジェンナムコーポレーション
发明人：アトゥール・クリシュナ・グプタ , アプ・シバダス , ヴァシィリス・パパニコラウ , ケネス・スティーヴン・ラザリス−ブルナー , バラット・テイラー , ラージフ・クマール・シュクラ
IPC分类号： H04L25/03 , H03H7/30 , H03H21/00 , H04B3/04 , H04L25/00 , H04L27/08
CPC分类号： H04L25/03885
摘要：送信信号の振幅が不明な場合に、入力信号の伝送損失を補償する適応制御等化器が与えられている。具体的には、等化器中心部と、出力信号の振れ幅が制御可能なスライサと、振幅制御ループとを具備している第１の実施例と、等化器中心部と、出力信号の振れ幅が固定のスライサと、制御ループとを具備している第２の実施例と、等化器中心部と、可変利得増幅器と、可変利得増幅器制御ループとを具備している第３の実施例と、等化器中心部と、出力信号の振れ幅が固定のスライサと、可変利得増幅器と、可変利得増幅器制御ループとを具備している第４の実施例とを含む、いくつかの実施例が与えられている。

78. 发明专利

JP3610290B2 Output amplifier and a sampling oscilloscope 有权
公开(公告)号：JP3610290B2
公开(公告)日：2005-01-12
申请号：JP2000241396
申请日：2000-08-09
申请人：テクトロニクス・インコーポレイテッドTektronix,Inc.
发明人：ジョン・イー・カールソン
IPC分类号： G01R13/20 , H03F3/08 , H03M1/12
CPC分类号： H03F3/087 , H04L25/03885

79. 发明专利

KR20210028815A KR20210028815A - Device for Active Optical Cable and its operation control method 审中-公开
公开(公告)号：KR20210028815A
公开(公告)日：2021-03-15
申请号：KR1020190109822A
申请日：2019-09-05
申请人： 주식회사 퀄리타스반도체
发明人： 김두호
IPC分类号： H04B10/25 , G02B6/42 , H04B10/079 , H04B10/2507
CPC分类号： H04B10/25891 , H04B10/25 , G02B6/4246 , G02B6/12004 , G02B6/30 , G02B6/425 , G02B6/4274 , G02B6/428 , G02B6/4415 , H04B10/0795 , H04B10/0799 , H04B10/2507 , H04B10/25073 , H04B10/50 , H04B10/541 , H04B10/6971 , H04L25/03885 , G02B6/42 , G02B6/44 , H01B7/42 , H04B10/079
摘要： 본 발명은, 단거리 광통신을 위한 AOC 장치를 제공한다. 본 발명의 AOC 장치는, 송신단과 수신단 사이에 수신단의 모니터링 신호를 피드백시키기 위한 전기도선을 더 포함시켜 구성한다. 상기 수신단에는, 등화필터의 고주파 성분 보상 제어를 함과 아울러 상기 등화필터의 수신신호 크기 판정결과와 고주파 성분 보상결과를 모니터링 신호로 취득하고, 취득된 모니터링 신호를 상기 전기도선을 통해 송신단으로 피드백시키는 모니터링 수단이 더 포함되며, 상기 송신단에는, 상기 전기도선을 통해서 피드백되는 수신단의 모니터링 신호를 수신받고, 수신받은 모니터링 신호를 기반으로 상기 고주파 성분 제어회로의 고주파 성분 제어코드와, 상기 광소자 구동회로의 광신호 출력크기 제어코드를 제어하는 송신단 제어수단을 더 포함한 것을 특징으로 한다.

80. 发明专利

JP6340799B2 エンファシス信号生成回路有权
公开(公告)号：JP6340799B2
公开(公告)日：2018-06-13
申请号：JP2014008477
申请日：2014-01-21
申请人：富士通株式会社
发明人： ▲角▼田有紀人
IPC分类号： H04B3/04 , H04L25/03
CPC分类号： H03K5/1252 , H01S5/0428 , H01S5/06216 , H01S5/06226 , H01S5/183 , H03K5/14 , H04B10/25073 , H04L25/0272 , H04L25/03343 , H04L25/03885

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式