专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

JP2014508369A Method and circuit for switching the memristive device 有权
公开(公告)号：JP2014508369A
公开(公告)日：2014-04-03
申请号：JP2013539821
申请日：2011-01-31
申请人：ヒューレット−パッカードデベロップメントカンパニーエル.ピー.Hewlett‐Packard Development Company, L.P.
发明人：パーナー，フレデリック , イ，ウェイ , ピケット，マシュー，ディー
IPC分类号： G11C13/00 , H01L27/105
CPC分类号： G11C13/0069 , G11C13/0002 , G11C13/0007 , G11C13/0064 , G11C2013/0066 , G11C2013/0073 , G11C2013/0078 , G11C2211/5624 , G11C2211/5645 , G11C2213/15
摘要：メムリスティブデバイスを切り替えるための方法は、選択された極性を有する電流ランプを該メムリスティブデバイスに加える。該電流ランプが加えられている間、該デバイスの抵抗値がモニタされる。該メムリスティブデバイスの抵抗値が目標値に達すると該電流ランプが除去される。
【選択図】図３

62. 发明专利

JP5268481B2 Non-volatile semiconductor memory device 有权
标题翻译：空值
公开(公告)号：JP5268481B2
公开(公告)日：2013-08-21
申请号：JP2008197608
申请日：2008-07-31
申请人：株式会社東芝
发明人：宏行永嶋 , 裕文井上
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C7/1006 , G11C7/1051 , G11C7/1075 , G11C7/22 , G11C8/16 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/0061 , G11C13/0097 , G11C2013/0076 , G11C2013/0078 , G11C2013/0092 , G11C2213/31 , G11C2213/72 , G11C2216/24
摘要： A nonvolatile semiconductor memory device comprises a cell array including plural MATs (unit cell arrays) arranged in matrix, each MAT containing a plurality of first lines, a plurality of second lines intersecting the plurality of first lines, and a plurality of memory cells connected at intersections of the first and second lines between both lines, each memory cell containing an electrically erasable programmable variable resistive element of which resistance is nonvolatilely stored as data; and a plurality of write/erase circuits connected to the MATs and operative to execute data write or erase to the memory cells inside the MATs in accordance with input data. A part of the plurality of write/erase circuits writes data to memory cells inside a corresponding MAT while another part of the plurality of write/erase circuits erases data from memory cells inside a corresponding MAT at the same time.
摘要翻译：非易失性半导体存储器件包括：包括矩阵排列的MAT（单元阵列）的单元阵列，每个MAT具有存储单元，每个存储单元具有电阻被非易失性地存储为数据的可变电阻元件; 以及连接到MAT的写/擦除电路，用于根据输入数据对MAT内的存储器单元执行数据写入或擦除。写/擦除电路的一部分将数据写入对应的MAT内的存储单元，而另一部分写/擦除电路同时从相应MAT内的存储单元擦除数据。

63. 发明专利

JP5209013B2 Non-volatile semiconductor memory device 有权
公开(公告)号：JP5209013B2
公开(公告)日：2013-06-12
申请号：JP2010212626
申请日：2010-09-22
申请人：株式会社東芝
发明人：洋伊藤
IPC分类号： G11C13/00
CPC分类号： G11C13/0007 , G11C13/0002 , G11C13/0064 , G11C13/0069 , G11C2013/0066 , G11C2013/0078 , G11C2213/71 , G11C2213/72

64. 发明专利

JP5197425B2 Semiconductor memory device 有权
公开(公告)号：JP5197425B2
公开(公告)日：2013-05-15
申请号：JP2009036278
申请日：2009-02-19
申请人：株式会社東芝
发明人：宏行永嶋 , 直哉常盤
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C5/02 , G11C5/04 , G11C8/04 , G11C8/10 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/0023 , G11C13/0038 , G11C13/0061 , G11C13/0064 , G11C2013/0078 , G11C2013/0092 , G11C2213/31 , G11C2213/71 , G11C2213/72

65. 发明专利

JP2012523061A Method of writing the cross-point non-volatile memory cell having a diode 有权
公开(公告)号：JP2012523061A
公开(公告)日：2012-09-27
申请号：JP2012503603
申请日：2010-03-30
申请人：サンディスクスリーディー,エルエルシー
发明人：ロイイー．シェウアーライン
IPC分类号： G11C13/00 , H01L27/10 , H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0007 , G11C13/0069 , G11C2013/0078 , G11C2213/32 , G11C2213/34 , G11C2213/71 , G11C2213/72
摘要：メモリシステムは、Ｘ線と、第１Ｙ線と、第２Ｙ線と、Ｘ線に沿って延びる第１型の半導体領域と、第１Ｙ線と第１型の半導体領域との間にある第１スイッチング材料及び第２型の第１半導体領域と、第２Ｙ線と第１型の半導体領域との間にある第２スイッチング材料及び第２型の第２半導体領域と、制御回路とを含む。制御回路は、Ｘ線、第１Ｙ線、及び、第２Ｙ線と通信する。制御回路は、第１スイッチング材料と、第２スイッチング材料と、第１型の半導体領域と、第２型の第１半導体領域と、第２型の第２半導体領域とを介して第２Ｙ線から第１Ｙ線へ第１電流を流すことにより、第１スイッチング材料のプログラミング状態を第１状態に変化させる。

66. 发明专利

JPWO2010041373A1 情報記録媒体とその製造方法、及びスパッタリングターゲット审中-公开
公开(公告)号：JPWO2010041373A1
公开(公告)日：2012-03-01
申请号：JP2010532781
申请日：2009-09-04
申请人：パナソニック株式会社
发明人：西原　孝史 , 孝史西原 , 理恵児島 , 理恵児島 , 山田　昇 , 昇山田 , 利之松永 , 利之松永
IPC分类号： G11B9/04 , G11B7/243 , G11B7/2433 , G11B7/26 , H01L27/105 , H01L45/00
CPC分类号： G11C11/5678 , C23C14/0623 , C23C14/3414 , G11B7/00454 , G11B7/006 , G11B7/2433 , G11B7/266 , G11B9/04 , G11B9/149 , G11B2007/24312 , G11B2007/24314 , G11B2007/24316 , G11C13/0004 , G11C13/0069 , G11C2013/0078 , G11C2013/0092 , H01L27/2463 , H01L45/06 , H01L45/12 , H01L45/1233 , H01L45/144 , H01L45/1625
摘要：本発明の情報記録媒体は、電気的エネルギーの印加によって相変化を生じ得る記録層を備える。前記記録層は、Ge、Te及びSbから成る材料を主成分として含む。前記材料は、図1に示す三角座標上で、座標(Ge,Te,Sb)=(x,y,z)で表した場合、点(a)(35,35,30)、点(b)(32.5,27.5,40)、点(c)(25,25,50)及び点(d)(27.5,32.5,40)で囲まれる領域内(但し、点(a)−点(b)、点(b)−点(c)、点(c)−点(d)及び点(d)−点(a)の各ライン上を含む。)の組成を有する。

67. 发明专利

JPWO2010032470A1 電流抑制素子の製造方法有权
公开(公告)号：JPWO2010032470A1
公开(公告)日：2012-02-09
申请号：JP2010529645
申请日：2009-09-17
申请人：パナソニック株式会社
发明人：有田　浩二 , 浩二有田 , 三河　巧 , 巧三河 , 飯島　光輝 , 光輝飯島 , 健司富永 , 健司富永
IPC分类号： H01L49/02 , H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： H01L27/101 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C2013/0073 , G11C2013/0078 , G11C2213/15 , G11C2213/51 , G11C2213/56 , G11C2213/76 , H01L27/2409 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要：極性の異なる電気パルスを印加する場合でも書き込みディスターブの発生を防止することが可能であり、かつ抵抗変化素子に大電流を流すことが可能で、データを問題無く書き込み可能とする電流抑制素子であって、極性が正および負の電気パルスの印加によりその電気抵抗値が変化しかつ該変化した後の電気抵抗値を維持する抵抗変化素子(1)と、抵抗変化素子(1)に電気パルスの印加時に流れる電流を抑制する電流抑制素子(2)とを備える記憶素子(3)であって、電流抑制素子(2)は、第1の電極(32)と、第2の電極(31)と、第1の電極(32)と第2の電極(31)との間に配設された電流抑制層(33)とを備える。電流抑制層(33)が、SiNx(0

68. 发明专利

JP2011233220A Semiconductor memory device and method for creating programming current pulse 审中-公开
标题翻译：半导体存储器件和创建编程电流脉冲的方法
公开(公告)号：JP2011233220A
公开(公告)日：2011-11-17
申请号：JP2011045360
申请日：2011-03-02
申请人： Hynix Semiconductor Inc , ハイニックスセミコンダクターインク
发明人： AHN YEON BOK
IPC分类号： G11C13/00 , H01L27/105
CPC分类号： G11C13/0004 , G11C8/08 , G11C8/18 , G11C13/0061 , G11C13/0069 , G11C2013/0078 , G11C2013/0092
摘要： PROBLEM TO BE SOLVED: To shorten a programming period and to progressively reduce a programming current pulse by adjusting a supplying period and a size of this programming current pulse.SOLUTION: The device includes: a section control signal generating part for creating a section control signal which is activated after a first setting period in response to a programming enable signal; a first control code generating part which creates a first writing control code to be updated periodically during a second setting period in response to the programming enable signal and activates the update of the first writing control code in response to the section control signal; a second writing control code generating part for creating a second writing control code to be activated during a predetermined period in response to the programming enable signal; and a data writing part for outputting a first programming current pulse having a size corresponding to a code combination of the first writing control code or a second programming current pulse having a size corresponding to the second writing control code.
摘要翻译：要解决的问题：通过调整编程电流脉冲的供应周期和大小，缩短编程周期并逐渐减小编程电流脉冲。解决方案：该装置包括：区段控制信号产生部分，用于产生在第一设定周期之后响应于编程使能信号被激活的区段控制信号; 第一控制代码产生部分，响应于所述编程使能信号，在第二设置周期期间产生要周期性地更新的第一写入控制代码，并响应于所述部分控制信号激活所述第一写入控制代码的更新; 第二写入控制代码产生部分，用于响应于所述编程使能信号，在预定周期内创建要激活的第二写入控制代码; 以及数据写入部分，用于输出具有与第一写入控制代码或具有与第二写入控制代码对应的大小的第二编程电流脉冲的代码组合对应的大小的第一编程电流脉冲。版权所有（C）2012，JPO＆INPIT

69. 发明专利

JP2011060418A Memory cell programmed using temperature controlled set pulse 审中-公开
标题翻译：使用温度控制设置脉冲编程的存储单元
公开(公告)号：JP2011060418A
公开(公告)日：2011-03-24
申请号：JP2010254001
申请日：2010-11-12
申请人： Qimonda North America Corp , キモンダノースアメリカコーポレイション
发明人： HAPP THOMAS , PHILIPP JAN BORIS
IPC分类号： G11C13/00
CPC分类号： G11C11/56 , G11C11/5678 , G11C13/0004 , G11C13/0069 , G11C2013/0078 , G11C2013/0092
摘要： PROBLEM TO BE SOLVED: To provide a phase change memory for programming the memory cell to either one state selected from three or more states. SOLUTION: Phase change materials in target memory cells 106a to 106d are reset by a write circuit 102. By the reset operation, the phase change materials of the target memory cells are heated beyond the melting point, and by rapidly cooling them, an amorphus state is attained. This amorphus state is one of three or more states of the respective memory cells 106a to 106d and the highest resistant state is provided. By the write circuit 102, either one state selected from three or more states is programmed to the target memory cell. The write circuit 102 supplies a signal to the target memory cell to crystalize a part of the phase change materials, thereby a resistance value of the target memory cell is lowered. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供用于将存储器单元编程为从三个或更多个状态中选择的一个状态的相变存储器。解决方案：目标存储单元106a至106d中的相变材料由写入电路102复位。通过复位操作，目标存储单元的相变材料被加热超过熔点，并且通过快速冷却它们，获得了非洲裔状态。该非晶态是各自的存储单元106a〜106d的三种以上的状态之一，提供最高的电阻状态。通过写入电路102，从三个或更多个状态中选择的一个状态被编程到目标存储器单元。写入电路102向目标存储单元提供信号以使部分相变材料晶体化，从而降低目标存储单元的电阻值。版权所有（C）2011，JPO＆INPIT

70. 发明专利

JPWO2008120480A1 半導体集積回路有权
公开(公告)号：JPWO2008120480A1
公开(公告)日：2010-07-15
申请号：JP2009507420
申请日：2008-01-17
申请人：日本電気株式会社
发明人：杉林　直彦 , 直彦杉林
IPC分类号： G11C13/00
CPC分类号： G11C13/0007 , G11C7/04 , G11C13/0069 , G11C2013/0078 , G11C2213/32 , G11C2213/34 , H01L27/101
摘要：本発明に係る半導体集積回路は、酸化物抵抗変化素子10と、酸化物抵抗変化素子10に書き込み電流IW0,IW1を供給する定電流源回路20と、書き込み電流IW0,IW1が流れる経路の電圧をクランプする電圧クランパ30と、を備える。電圧クランパ30は、定電流源回路20と酸化物抵抗変化素子10との間の経路に対して並列に設けられる。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式