专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明专利

JP5660620B2 半導体メモリー装置及びその動作方法有权
标题翻译：半导体存储器装置及其操作方法
公开(公告)号：JP5660620B2
公开(公告)日：2015-01-28
申请号：JP2011104227
申请日：2011-05-09
申请人：三星電子株式会社Samsung Electronics Co.,Ltd. , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：相元 ▲黄▼ , 相元 ▲黄▼ , 童奎尹 , 童奎尹 , 種南白 , 種南白 , 秀昶全 , 秀昶全
IPC分类号： G11C16/02 , G06F12/04 , G11C16/04
CPC分类号： G11C16/26 , G11C16/08 , G11C16/3427 , G11C2216/14

52. 发明专利

JP2014532953A 省電力混合電圧不揮発性メモリ集積回路有权
标题翻译：节省混合电压的非易失性存储器的集成电路
公开(公告)号：JP2014532953A
公开(公告)日：2014-12-08
申请号：JP2014539966
申请日：2012-10-11
申请人：シリコンストーリッジテクノロージーインコーポレイテッドSilicon Storage Technology, Inc. , シリコンストーリッジテクノロージーインコーポレイテッドSilicon Storage Technology, Inc.
发明人：ヒューヴァントラン , ヒューヴァントラン , アインリ , アインリ , トゥアンヴー , トゥアンヴー , フンクオックグエン , フンクオックグエン
IPC分类号： G11C16/06
CPC分类号： G11C16/30 , G11C5/147 , G11C11/5628 , G11C16/08
摘要：集積回路ダイは、第1の電圧を受け取るための第1のダイパッドと、第2の電圧を受け取るための第2のダイパッドと、を有する。第2の電圧は第1の電圧よりも低い。第1の電圧で動作可能な第1の回路が、集積回路ダイ内にある。第2の電圧で動作可能な第2の回路が、集積回路ダイ内にあり、第2のダイパッドに接続される。第2のダイパッドからの電流フローを検出する回路が、集積回路ダイ内にある。スイッチが、第1のダイパッドと第1の回路との間に介在し、電流フローを検出するための回路によって検出された電流フローに応答して、第1の回路から第1のダイパッドを接断する。【選択図】図1
摘要翻译：集成电路管芯具有用于接收第一电压的第一焊盘，和用于接收第二电压的第二管芯焊盘。所述第二电压是比所述第一电压低。可操作以在第一电压的第一电路是在集成电路芯片。可操作在第二电压的第二电路是在集成电路管芯，耦合到所述第二管芯焊盘。电路，用于检测从所述第二管芯焊盘的电流流动是在集成电路管芯上。切换，插在第一管芯焊盘和第一电路之间，在响应于由所述电路用于从所述第一电路检测的电流流动，断开所述第一管芯焊盘的检测到的电流流动到。点域1

53. 发明专利

JP2014179142A Semiconductor memory device 审中-公开
标题翻译：半导体存储器件
公开(公告)号：JP2014179142A
公开(公告)日：2014-09-25
申请号：JP2013052396
申请日：2013-03-14
申请人： Toshiba Corp , 株式会社東芝
发明人： MAEJIMA HIROSHI
IPC分类号： G11C16/06 , G11C16/04
CPC分类号： G11C16/26 , G11C11/5642 , G11C16/0483 , G11C16/06 , G11C16/08 , G11C16/30
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor memory device capable of improving operation reliability.SOLUTION: A semiconductor device is provided with a sense amplifier which includes a bus LBUS, a first and a second latch circuits SDL and LDL, and a third transistor. The first latch circuit SDL includes a first transistor 60 connected to the bus, and the second latch circuit LDL includes a second transistor 70 connected to the bus. When data is transferred from the first latch circuit SDL to the second latch circuit LDL, the third transistor 30 precharges the bus (LBUS) to a potential (Vclh-Vt) that is lower than a power supply voltage VDDSA of the first and the second latch circuits, by application of a first voltage Vclh, which is lower than the power supply voltage, to a gate. Then, a second and a third voltages Vclm and Vcll that are lower than the power supply voltage are applied to gates of the first and the second transistors 60 and 70, respectively.
摘要翻译：要解决的问题：提供能够提高操作可靠性的半导体存储器件。解决方案：半导体器件设置有包括总线LBUS，第一和第二锁存电路SDL和LDL以及第三晶体管的读出放大器。第一锁存电路SDL包括连接到总线的第一晶体管60，并且第二锁存电路LDL包括连接到总线的第二晶体管70。当数据从第一锁存电路SDL传送到第二锁存电路LDL时，第三晶体管30将总线（LBUS）预充电到低于第一和第二锁存电路LDL的电源电压VDDSA的电位（Vclh-Vt）锁存电路通过施加低于电源电压的第一电压Vclh到门。然后，分别向第一和第二晶体管60和70的栅极施加低于电源电压的第二和第三电压Vclm和Vcll。

54. 发明专利

JP2014175022A Semiconductor memory device and data write method of the same 审中-公开
标题翻译：半导体存储器件及其数据写入方法
公开(公告)号：JP2014175022A
公开(公告)日：2014-09-22
申请号：JP2013044206
申请日：2013-03-06
申请人： Toshiba Corp , 株式会社東芝
发明人： MAEJIMA HIROSHI
IPC分类号： G11C16/02 , G11C16/04
CPC分类号： G11C16/3459 , G11C8/08 , G11C16/08
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor memory device capable of improving operation speed and a data write method of the same.SOLUTION: A semiconductor memory device 1 of an embodiment includes: a plurality of memory cells MT that are laminated on a semiconductor substrate and include a charge storage layer and control gate; a plurality of word lines WL that connects the control gates of the plurality of memory cells in common; and control units 11 to 16 that perform programming and verification of data for each page to the memory cells. The control unit successively performs programming for a plurality of pages that are assigned to an identical word line and in addition, successively performs verification for the plurality of pages.
摘要翻译：要解决的问题：提供能够提高操作速度的半导体存储器件及其数据写入方法。一个实施例的半导体存储器件1包括：多个存储单元MT，其被层压在半导体衬底上并且包括电荷存储层和控制栅极; 多个字线WL，其共同地连接多个存储单元的控制栅极; 以及对各存储单元执行每页的数据的编程和验证的控制单元11至16。控制单元对分配给相同字线的多个页面进行连续的编程，另外对多个页面进行连续的验证。

55. 发明专利

JP5559932B2 Semiconductor device 有权
公开(公告)号：JP5559932B2
公开(公告)日：2014-07-23
申请号：JP2013508806
申请日：2012-03-21
申请人：ルネサスエレクトロニクス株式会社
发明人：誠司関
IPC分类号： G06F12/00 , G06F12/06
CPC分类号： G06F12/0607 , G11C16/08

56. 发明专利

JP2014123740A Semiconductor element having through electrode, method for manufacturing the same, and memory system including memory element having through electrode 有权
标题翻译：具有电极的半导体元件，其制造方法以及包括通过电极的存储元件的存储系统
公开(公告)号：JP2014123740A
公开(公告)日：2014-07-03
申请号：JP2013264445
申请日：2013-12-20
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： KANG PIL KYU , KIM TAEYEONG , PARK BEONG-RYUL , PARK JUMYONG , PARK JIN-HO , LEE KYU-HA , JUNG DUK YOUNG , SAI KICHIGEN
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/10
CPC分类号： H01L25/0657 , G11C8/00 , G11C16/08 , H01L21/6835 , H01L21/7684 , H01L21/76877 , H01L21/76898 , H01L23/3192 , H01L23/481 , H01L23/544 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/14 , H01L2221/68327 , H01L2221/6834 , H01L2223/54426 , H01L2223/54473 , H01L2224/02372 , H01L2224/03002 , H01L2224/03614 , H01L2224/03912 , H01L2224/0401 , H01L2224/05009 , H01L2224/05548 , H01L2224/05567 , H01L2224/05568 , H01L2224/0557 , H01L2224/05624 , H01L2224/05647 , H01L2224/06181 , H01L2224/11002 , H01L2224/11462 , H01L2224/1147 , H01L2224/1191 , H01L2224/13 , H01L2224/13024 , H01L2224/13082 , H01L2224/131 , H01L2224/13139 , H01L2224/13144 , H01L2224/13169 , H01L2224/14051 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06548 , H01L2225/06565 , H01L2225/06593 , H01L2924/0002 , H01L2924/15311 , H01L2924/00 , H01L2924/00014 , H01L2924/014
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor element by which successful yield can be obtained by reducing length of projection of a through electrode, and a method for manufacturing the same.SOLUTION: A conductive veer of a semiconductor element is extended in a vertical direction by penetrating a substrate, and a first end of the conductive veer is projected in the vertical direction to a first surface of the substrate by being extended by passing through the first surface of the substrate. An insulator film is provided on the first end of the conductive veer and the first surface of the substrate. An upper part of a mask film pattern is removed and a capping part of the insulator film formed on the first end of the conductive veer is exposed. A part of the insulator film separated from the conductive veer and formed on the side surface of the conductive veer is removed and a recess is formed in the insulator film. The capping part of the insulator film formed on the first end of the conductive veer is simultaneously removed.
摘要翻译：要解决的问题：提供一种半导体元件，其通过减小贯通电极的突出长度可以获得成功的成品率及其制造方法。解决方案：半导体元件的导电偏转器在垂直方向上延伸通过穿透基板，并且通过穿过基板的第一表面而延伸，导电切线器的第一端沿垂直方向突出到基板的第一表面。绝缘膜设置在导电转子的第一端和基板的第一表面上。除去掩模膜图案的上部，并且暴露出在导电性切片的第一端上形成的绝缘膜的封盖部。去除与导电偏转器分离并形成在导电转子的侧表面上的绝缘膜的一部分，并且在绝缘膜中形成凹部。形成在导电性转子的第一端上的绝缘膜的封盖部分被同时移除。

57. 发明专利

JP5524134B2 Non-volatile semiconductor memory device 有权
公开(公告)号：JP5524134B2
公开(公告)日：2014-06-18
申请号：JP2011132424
申请日：2011-06-14
申请人：株式会社東芝
发明人：清太郎板垣 , 邦弘山田 , 佳久岩田
IPC分类号： G11C16/02 , G11C16/04 , G11C16/06
CPC分类号： G11C16/10 , G11C16/0483 , G11C16/08 , G11C16/16 , G11C16/26 , G11C2213/71 , H01L27/11582 , H01L29/7926

58. 发明专利

JP2014063552A Semiconductor memory device 审中-公开
标题翻译：半导体存储器件
公开(公告)号：JP2014063552A
公开(公告)日：2014-04-10
申请号：JP2012208787
申请日：2012-09-21
申请人： Toshiba Corp , 株式会社東芝
发明人： FUKUZUMI YOSHIAKI
IPC分类号： G11C16/02 , G11C16/04 , H01L21/336 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/08 , G11C16/0483 , G11C16/10 , G11C29/028 , G11C2029/5002
摘要： PROBLEM TO BE SOLVED: To optimize the threshold voltage of a selection transistor.SOLUTION: A semiconductor memory device 10 includes: a plurality of memory units MU; and a control circuit 5 that controls the voltage of the plurality of memory units MU. The control circuit 5 programs a selection transistor that is included in a first memory unit, by using a hot carrier that is generated by applying a first potential difference between the source and drain of the selection transistor. The control circuit 5 disables the programming of the selection transistor by setting a second potential difference between the source and drain of a selection transistor, which is included in a second memory unit that is connected in common to the same selection gate line as the first memory unit, to be smaller than the first potential difference.
摘要翻译：要解决的问题：优化选择晶体管的阈值电压。解决方案：半导体存储器件10包括：多个存储器单元MU; 以及控制多个存储单元MU的电压的控制电路5。控制电路5通过使用通过施加选择晶体管的源极和漏极之间的第一电位差产生的热载流子来对包含在第一存储器单元中的选择晶体管进行编程。控制电路5通过设置选择晶体管的源极和漏极之间的第二电位差来禁止选择晶体管的编程，该选择晶体管包括在与第一存储器相同的选择栅极线上共同连接的第二存储器单元中单位，小于第一个电位差。

59. 发明专利

JP5464527B2 Behavior change of reading the non-volatile memory 有权
公开(公告)号：JP5464527B2
公开(公告)日：2014-04-09
申请号：JP2011180212
申请日：2011-08-22
申请人：マイクロンテクノロジー, インク.
发明人：ミリキーニグラッツィアーノ , ヴィメルカーティダニエーレ
IPC分类号： G06F12/00 , G11C13/00
CPC分类号： G11C16/26 , G11C16/08 , G11C16/24 , G11C16/32

60. 发明专利

JP2014053055A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2014053055A
公开(公告)日：2014-03-20
申请号：JP2012196392
申请日：2012-09-06
申请人： Toshiba Corp , 株式会社東芝
发明人： KOYANAGI MASARU
IPC分类号： G11C5/00 , G11C16/02 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L25/0657 , G06F3/0688 , G11C5/063 , G11C8/12 , G11C16/0483 , G11C16/08 , G11C29/88 , H01L23/481 , H01L23/50 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L2224/0401 , H01L2224/04042 , H01L2224/0557 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48106 , H01L2224/48227 , H01L2224/73204 , H01L2224/73207 , H01L2224/73257 , H01L2224/73265 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06562 , H01L2924/00014 , H01L2924/13091 , H01L2924/1438 , H03K99/00 , H01L2924/00 , H01L2924/00012 , H01L2224/05552 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device capable of selecting a plurality of laminated chips.SOLUTION: A plurality of chips 6-1 to 6-4 respectively include at least first and second through vias V-4, V-5 that transmit at least first and second address signals, and are electrically connected to each other and stacked on one another through the first and second through vias. First selective circuits 15, 16 are provided for the respective chips, include a logic circuit for selecting a chip on the basis of at least the first and second address signals, and supply to a next stage chip the result obtained by calculating the first and second address signals.
摘要翻译：要解决的问题：提供能够选择多个层叠芯片的半导体器件。解决方案：多个芯片6-1至6-4分别包括至少第一和第二通孔V-4，V-5，其传输至少第一和第二地址信号，并且彼此电连接并且通过第一和第二通孔彼此堆叠。为各芯片提供第一选择电路15,16，包括至少基于第一和第二地址信号来选择芯片的逻辑电路，并向下一级芯片提供通过计算第一和第二地址信号获得的结果地址信号

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式