专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JPS5727353A Data processor 失效
公开(公告)号：JPS5727353A
公开(公告)日：1982-02-13
申请号：JP6319481
申请日：1981-04-25
申请人： Taimupuretsukusu Inc
发明人： AIAN KEI PAASOODO , JIYOZEFU BII HAINEMAN
IPC分类号： G06F9/52 , G06F12/00 , G06F12/02 , G06F12/06 , G06F13/28 , G06F13/42 , G06F15/16 , G06F15/167 , G06F15/177
CPC分类号： G06F15/167 , G06F12/0284 , G06F12/0623 , G06F13/28 , G06F13/285 , G06F13/42 , G06F13/4217 , G06F15/16

12. 发明专利

KR20210025344A KR20210025344A - Main memory device having heterogeneous memories, computer system including the same and data management method thereof 审中-公开
公开(公告)号：KR20210025344A
公开(公告)日：2021-03-09
申请号：KR1020190105263A
申请日：2019-08-27
申请人： 에스케이하이닉스 주식회사
发明人： 한미선 , 김명서 , 문윤정 , 임의철
IPC分类号： G06F13/16 , G06F12/06
CPC分类号： G06F12/0882 , G06F13/1689 , G06F13/1694 , G06F11/3037 , G06F11/3433 , G06F11/3471 , G06F12/0246 , G06F12/0623 , G06F12/1009 , G06F13/1657 , G06F13/1673 , G06F2212/1016 , G06F2212/1024 , G06F2212/205
摘要： 본 발명의 실시 예에 따른 메인 메모리 장치는 제1 메모리 장치; 및 상기 제1 메모리 장치와 다른 액세스 레이턴시를 갖는 제2 메모리 장치를 포함한다. 상기 제1 메모리 장치는, 복수의 페이지들을 포함하는 복수의 액세스 관리 영역들을 포함하는 제1 메모리를 포함하고, 상기 제1 메모리 장치는, 상기 복수의 액세스 관리 영역들 중 액세스 횟수가 기 설정된 임계 횟수에 도달한 핫 액세스 관리 영역 및 상기 핫 액세스 관리 영역 내에 포함된 하나 또는 그 이상의 핫 페이지들을 검출한다.

13. 发明专利

JP5801158B2 RAM記憶装置有权
标题翻译： RAM存储
公开(公告)号：JP5801158B2
公开(公告)日：2015-10-28
申请号：JP2011231550
申请日：2011-10-21
申请人：ラピスセミコンダクタ株式会社
发明人：前田智行
IPC分类号： G06F12/00
CPC分类号： G06F13/16 , G06F13/1642 , G06F12/0623 , G06F12/0831 , G06F13/1673 , G06F3/0601 , G06F3/0679 , G06F3/0688

14. 发明专利

JP2012520535A In order to optimize the memory access time, memory access controller, system, and method 有权
公开(公告)号：JP2012520535A
公开(公告)日：2012-09-06
申请号：JP2012500994
申请日：2010-03-19
申请人：クアルコム,インコーポレイテッド
发明人：シュリーニヴァース・マダリ , ディープティ・ヴィジャヤラクシミ・シュリラマギリ
IPC分类号： G06F12/02 , G06F12/00 , G06F12/06
CPC分类号： G11C11/4085 , G06F12/0215 , G06F12/0607 , G06F12/0623 , G06F13/1694
摘要：設定可能なメモリアクセスコントローラ、関連システム、及び方法。本願実施形態では、設定可能なメモリコントローラは、所与のメモリシステム内の複数のメモリバンクのそれぞれに別々のメモリアクセス設定を提供するように構成される。各メモリバンクに提供されるメモリアクセス設定は、各メモリバンク内の少なくとも1つのメモリページをオープンにしておくこと、またはクローズすることのいずれかであり得る。このようにメモリアクセス設定は、各メモリバンク内のデータのアクティビティのタイプに基づき、メモリアクセス時間を最適化するために個別化された基準で各メモリバンクに対して提供され得る。メモリコントローラはさらに1つまたは複数のメモリバンクの動的な設定を可能にするように設定され得る。動的な設定は、メモリアクセス時間を最適化するために特定のメモリバンクに対するメモリアクセス設定を変更または取り消すことを含む。

16. 发明专利

JP4405565B2 Memory system and a memory device 有权
公开(公告)号：JP4405565B2
公开(公告)日：2010-01-27
申请号：JP2008160692
申请日：2008-06-19
申请人：株式会社東芝
发明人：伸隆中村
IPC分类号： G06F13/16
CPC分类号： G06F12/0623 , G06F2212/1032 , G06F2212/1048

17. 发明专利

JP4156206B2 Composite device 有权
公开(公告)号：JP4156206B2
公开(公告)日：2008-09-24
申请号：JP2001089835
申请日：2001-03-27
申请人：株式会社リコー
发明人：康訓月岡
IPC分类号： B41J5/30 , H04N1/21 , G06F12/06 , G06F12/16 , H04N1/00 , H04N1/32
CPC分类号： G06F12/0623 , H04N1/00127 , H04N1/32358 , H04N2201/001 , H04N2201/0081 , H04N2201/0082 , H04N2201/0086 , H04N2201/0087 , H04N2201/3288 , H04N2201/3295 , H04N2201/3297
摘要： A multi-function apparatus includes a basic memory, a socket, and a controller. The basic memory includes at least a first image memory area for a copying function and a second image memory area for a facsimile function. The socket connects an add-on expansion memory. The controller arranges memory assignments of the basic memory in accordance with a first memory map to perform operations of the copying and facsimile functions when the expansion memory is not mounted to the socket. The controller rearranges the memory assignments of the basic memory and of the expansion memory with an effect of expanding the first and second image memory areas in accordance with a second memory map to perform the operations of the copying and facsimile functions when the expansion memory is mounted to the socket.

18. 发明专利

JPS59114656A Data storing method with capacity extending performance 失效
标题翻译：具有扩展性能的数据存储方法
公开(公告)号：JPS59114656A
公开(公告)日：1984-07-02
申请号：JP22475582
申请日：1982-12-20
申请人： Sharp Corp
发明人： KIHARA YOSHIAKI , IIZUKA TAIJI
IPC分类号： G10L19/00 , G06F7/22 , G06F12/06 , G10L13/04
CPC分类号： G10L13/047 , G06F12/0623
摘要： PURPOSE:To extend the data capacity by providing a pointer for each data block to designate the number of data register to the data block and the start address of the next block and then stacking those blocks each other. CONSTITUTION:The number is indicated for sounds (words) to be delivered to a speech synthesizing LSI1 from outside. Receiving this indication, the LSI1 searches an external ROM5 and synthesizes the sounds. For searching of the LSI1, the word number N1 of a block 1 BL1 is referred to for decision of difference between the N1 and the word number M. If N1 =M is satisfied, the designated word exists in the block 2. Thus the inside of the block 2 is searched to read the data inside.
摘要翻译：目的：通过提供每个数据块的指针来指定数据寄存器的数量和下一个块的起始地址，然后将这些块相互堆叠来扩展数据容量。构成：将来自外部的声音（字）的数字指示为合成LSI1的语音。接收到该指示，LSI1搜索外部ROM5并合成声音。对于LSI1的搜索，参考块1 BL1的字数N1用于N1和字数M之间的差的判定。如果满足N1 = M，则指定的字存在因此，块2的内部被搜索以读取内部的数据。

19. 发明专利

JPS5736678B2 JPS5736678B2 - 失效
公开(公告)号：JPS5736678B2
公开(公告)日：1982-08-05
申请号：JP3962177
申请日：1977-04-08
IPC分类号： G06F12/06 , G06F12/14
CPC分类号： G06F12/1458 , G06F12/0623

20. 发明专利

JPS5757331A Terminal controlling system 失效
标题翻译：终端控制系统
公开(公告)号：JPS5757331A
公开(公告)日：1982-04-06
申请号：JP13254680
申请日：1980-09-24
申请人： Nec Corp
发明人： IWATA TSUTOMU , KIKUCHI HITOSHI
IPC分类号： G06F13/14 , G06F12/06 , G06F15/78
CPC分类号： G06F12/0623
摘要： PURPOSE:To increase the processing capacity of a processor, by securing identity between the designated address of an input/output controller and the address at the state storing part of output device within the processor. CONSTITUTION:Identity is secured btween the address where the states of lamps 41-4n of a display device 4 connected to input/output controllers 31-3m on a table 5 provided within a memory 12 of a processor 1 are stored and the address that indicates the lamps. Thus both the writing to address 3m and 41 of the table 5 and the switch-on/off of a lamp A41 can be controlled with the same address and by a writing order given from a processor 11. Accordingly, the conventional two orders can be reduced to an order for the processor 1 to increase the processing capacity.
摘要翻译：目的：通过确保输入/输出控制器的指定地址与存储处理器内输出设备部分状态的地址之间的身份来增加处理器的处理能力。构成：存储在设置在处理器1的存储器12内的表5上连接到输入/输出控制器31-3m的显示装置4的灯41-4n的状态的地址被保存，并且指示灯具。因此，可以以相同的地址和从处理器11给出的写入顺序来控制对表5的地址3m和41的写入以及灯A41的接通/断开。因此，传统的两个命令可以是减少到处理器1的订单以增加处理能力。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式