专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明专利

JP5659104B2 周波数調整回路、位相同期回路、通信装置及び記憶装置有权
标题翻译：频率调节电路，相位同步电路，通信装置和存储装置
公开(公告)号：JP5659104B2
公开(公告)日：2015-01-28
申请号：JP2011182920
申请日：2011-08-24
申请人：株式会社東芝
发明人：明秀崔 , 明秀崔
IPC分类号： H03L7/087 , H03L7/10
CPC分类号： H03L7/087 , H03L7/0891 , H03L7/101 , H03L2207/06

92. 发明专利

JP2015012571A 発振器及び位相同期回路审中-公开
标题翻译：振荡器和相位锁定环
公开(公告)号：JP2015012571A
公开(公告)日：2015-01-19
申请号：JP2013138945
申请日：2013-07-02
申请人：ラピスセミコンダクタ株式会社 , Lapis Semiconductor Co Ltd
发明人： KURAMOCHI TAKASHI
IPC分类号： H03B5/08 , H03B5/12 , H03K3/354 , H03L7/099
CPC分类号： H03L7/099 , H03B5/1212 , H03B5/1228 , H03B5/1265 , H03L2207/06
摘要：【課題】少ない部品点数で高い特性を有するインダクタンス要素を備えた省面積な発振器及びこれを用いた位相同期回路を提供する。【解決手段】第1の基板端子33A1及び第2の基板端子33A3を含む3つの基板端子からなる基板端子群33Aと、第1の基板端子33A1及び第2の基板端子33A3間に接続された容量部と、が素子基板に設けられた発振回路素子と、2つの外部端子からなる外部端子群33Bを有し、発振回路素子を搭載するマウント部と、基板端子群33Aの3つの基板端子と2つの外部端子との間に接続された複数のボンディングワイヤBW1〜BW4配線によって3つの基板端子間に形成された複数のインダクタンス線路L1,L2と、素子基板に設けられ、複数のインダクタンス線路L1、L2の接続状態を制御するスイッチ回路32と、を有する。【選択図】図4
摘要翻译：要解决的问题：提供一种面积节省型振荡器，其包括具有少量部件的高特性的电感元件及其锁相环。解决方案：振荡器具有：振荡电路元件，包括三个基板端子的基板端子组33A，包括第一基板端子33A1和第二基板端子33A3，以及连接在第一基板端子33A1和第二基板端子33A3之间的电容器部分; 具有包括两个外部端子的外部端子组33B并且安装有振荡电路元件的安装部件; 通过连接在基板端子组33A的三个基板端子与两个外部端子之间的多个接合线BW1-BW4，在三个基板端子之间形成多个电感线L1，L2; 以及设置在元件基板上以控制多个电感线L1，L2的连接状态的开关电路32。

93. 发明专利

JP2014212447A 周波数同期ループ回路及び半導体集積回路有权
标题翻译：频率锁定环路和半导体集成电路
公开(公告)号：JP2014212447A
公开(公告)日：2014-11-13
申请号：JP2013087802
申请日：2013-04-18
申请人：ルネサスエレクトロニクス株式会社 , Renesas Electronics Corp
发明人： NAKAMURA HOMARE , YAYAMA KOSUKE , IIJIMA MASAAKI
IPC分类号： H03L7/06 , H03K3/0231 , H03L7/099
CPC分类号： H03L7/0991 , H03L1/022 , H03L7/00 , H03L7/02 , H03L7/06 , H03L7/099 , H03L7/16 , H03L7/22 , H03L2207/06 , H03L2207/50
摘要：【課題】ディターミニスティックジッタを低減した周波数同期ループ回路及びこれを搭載した半導体集積回路を提供する。【解決手段】FLL回路112は、クロックを生成するディジタル制御発振器140と、クロックの発振周波数を制御する周波数制御コードを生成するFLLコントローラ120とを有する。FLLコントローラ120は、ディジタル制御発振器140により生成されるクロックの周波数と逓倍された参照クロックの周波数とを第1及び第2閾値を使用して比較する周波数比較部121と、その比較結果に基づき、ディジタル制御発振器140により生成されるクロックの周波数が逓倍された参照クロックの周波数となるよう周波数制御コードを生成するディレイコードコントローラ123とを有する。ディジタル制御発振器140は、周波数制御コードにより生成クロックの周波数を調整する。【選択図】図3
摘要翻译：要解决的问题：提供一种锁定环路电路和安装在其上的半导体集成电路，减少确定性抖动。解决方案：FLL电路112包括用于产生时钟的数字控制振荡器140和用于产生时钟的FLL控制器120 用于控制时钟的振荡频率的频率控制码。 FLL控制器120具有频率比较部分121，用于通过使用第一和第二阈值将由数字控制的振荡器140产生的时钟的频率与相乘的参考时钟的频率进行比较;以及延迟代码控制器123，用于产生频率控制代码，使得由数字控制振荡器140产生的时钟的频率基于比较结果与倍增的参考时钟的频率相匹配。数字控制振荡器140根据频率控制码来调整所生成的时钟的频率。

94. 发明专利

JP5624585B2 ＰＬＬ回路及び通信装置有权
标题翻译： PLL电路和通信装置
公开(公告)号：JP5624585B2
公开(公告)日：2014-11-12
申请号：JP2012135752
申请日：2012-06-15
申请人：株式会社東芝
发明人：明秀崔 , 明秀崔
IPC分类号： H03L7/099
CPC分类号： H03L7/0991 , H03B2201/038 , H03B2202/042 , H03L1/00 , H03L7/085 , H03L7/099 , H03L2207/06 , H03L2207/50

95. 发明专利

JP5503990B2 Phase-locked loop circuit and an electronic device using the same 有权
公开(公告)号：JP5503990B2
公开(公告)日：2014-05-28
申请号：JP2010021372
申请日：2010-02-02
申请人：ローム株式会社
发明人：哲章四辻
IPC分类号： H03L7/099
CPC分类号： H03L3/00 , H03L2207/06

96. 发明专利

JP5329646B2 Digital frequency / phase-locked loop 有权
公开(公告)号：JP5329646B2
公开(公告)日：2013-10-30
申请号：JP2011506971
申请日：2010-02-05
申请人：パナソニック株式会社
发明人：昌克前田
IPC分类号： H03L7/107 , H03L7/093
CPC分类号： H03L7/107 , H03L7/093 , H03L7/099 , H03L7/1075 , H03L2207/06 , H03L2207/50
摘要： A digital FLL/PLL is provided which is capable of converging an oscillation frequency from a VCO to a desired frequency at a high speed even without setting a damping factor corresponding to each VCO gain. A digital FLL/PLL of the present invention includes: a comparator for comparing a channel signal to a loopback signal having an oscillation frequency to generate a signal error; a digital loop filter for generating a control voltage that determines the oscillation frequency, on the basis of the signal error; a VCO for controlling an oscillation frequency on the basis of the control voltage; a loopback path through which the oscillation frequency generated by the VCO is outputted as the loopback signal to the comparator; and a control section for monitoring the signal error, and controlling the digital loop filter such that the oscillation frequency of the VCO becomes a stationary state, when detecting that the signal error meets a predetermined condition after the channel signal is switched.

97. 发明专利

JP2013214798A Semiconductor device and variation information acquisition program 有权
标题翻译：半导体器件和变异信息获取程序
公开(公告)号：JP2013214798A
公开(公告)日：2013-10-17
申请号：JP2012082768
申请日：2012-03-30
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： ARAI TOMOHIRO , UOZUMI TOSHIYA , UEDA KEISUKE
IPC分类号： H03L7/099 , H03B5/02 , H03B5/08 , H03B5/12 , H03L5/00 , H03L7/08
CPC分类号： H03L7/06 , H03L1/00 , H03L7/099 , H03L2207/06
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device and a variation information acquisition program, capable of acquiring variation information of circuit elements constituting the semiconductor device.SOLUTION: A semiconductor device 1 operates an oscillation circuit 10 with at least two operating current values and includes a control circuit 20 which acquires first frequency information related to a frequency of an output signal corresponding to a first operating current value and second frequency information related to a frequency of an output signal corresponding to a second operating current value, and acquires manufacturing variation information of a circuit element on the basis of a difference between the first frequency information and the second frequency information.
摘要翻译：要解决的问题：提供能够获取构成半导体器件的电路元件的变化信息的半导体器件和变化信息获取程序。解决方案：半导体器件1以至少两个工作电流值操作振荡电路10，并且包括获取与第一工作电流值对应的输出信号的频率的第一频率信息的控制电路20以及与第二动作电流值对应的输出信号的频率的第二频率信息，基于第一频率信息和第二频率信息之间的差异的电路元件。

98. 发明专利

JPWO2010143363A1 共振器およびこれを用いた発振器有权
公开(公告)号：JPWO2010143363A1
公开(公告)日：2012-11-22
申请号：JP2011518238
申请日：2010-05-21
申请人：パナソニック株式会社
发明人：中村　邦彦 , 邦彦中村
IPC分类号： H03H9/24 , B81B3/00 , H03B5/30 , H03H3/013
CPC分类号： H03H9/02409 , H03H9/02259 , H03H9/2463 , H03H2009/02496 , H03L1/026 , H03L7/099 , H03L2207/06
摘要：振動子の共振周波数を広範囲かつ高精度に補正可能な共振器及びこれを用いた発振器を提供する。振動子101と、振動子101表面の一部と空隙を介して配置される電極4,5と、振動子101または電極4、5または双方を印加する可変電圧源24,25と、からなる共振器において、前記電極4、5が複数個からなり、各々の電極4、5が振動子101の振動振幅が異なる複数部位に空隙を介して近接されており、振動子101に近接する複数の電極のうち前記振動子の軸からの距離が異なる電極4,5に対し、印加する直流電圧を個別に調整する。

99. 发明专利

JPWO2010131306A1 ハイブリッド型データ送信回路有权
公开(公告)号：JPWO2010131306A1
公开(公告)日：2012-11-01
申请号：JP2011513134
申请日：2009-10-19
申请人：パナソニック株式会社
发明人：剛志江渕 , 剛志江渕 , 義英小松 , 義英小松
IPC分类号： H04L7/02 , H03M9/00 , H04L7/04
CPC分类号： H04L25/028 , H03K3/0322 , H03K5/15093 , H03L7/081 , H03L7/0995 , H03L2207/06 , H03M9/00 , H04L7/0337 , H04L25/0272
摘要：パラレル・シリアル変換機能を有するデータ送信部(100)は、PLL回路部(200)によってクロックが供給される。PLL回路部(200)において、第1のパラレル・シリアル変換回路(20a)に与える第1の多相クロックは、多相VCO回路(70)によって生成出力される一方、第2のパラレル・シリアル変換回路(20b)に与える第2の多相クロックは、多相クロック生成部(80)によって生成出力される。多相クロック生成部(80)は、多相VCO回路(70)から出力されたクロックを基にして、第2の多相クロックを生成する。

100. 发明专利

JPWO2010113377A1 デジタル周波数／位相ロックドループ有权
公开(公告)号：JPWO2010113377A1
公开(公告)日：2012-10-04
申请号：JP2011506971
申请日：2010-02-05
申请人：パナソニック株式会社
发明人：前田　昌克 , 昌克前田
IPC分类号： H03L7/107 , H03L7/093
CPC分类号： H03L7/107 , H03L7/093 , H03L7/099 , H03L7/1075 , H03L2207/06 , H03L2207/50
摘要：個々のVCOゲインに応じたダンピングファクタを設定しなくても、VCOからの発振周波数を所望の周波数に高速に収束可能なデジタルFLL/PLLを提供する。本発明のデジタルFLL/PLLは、チャンネル信号と発振周波数を有するループバック信号とを比較し、信号誤差を生成する比較器と、信号誤差に基づいて発振周波数を決定する制御電圧を生成するデジタルループフィルタと、制御電圧に基づいて発振周波数を制御するVCOと、VCOによって生成された発振周波数をループバック信号として比較器に出力するループバック経路と、信号誤差を監視し、チャンネル信号を切り替えてから信号誤差が所定条件を満たすことを検知した場合、VCOの発振周波数が定常状態になるようにデジタルループフィルタを制御する制御部とを備える。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式