专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP3552972B2 Static clock pulse oscillator, a spatial light modulator, and a display 有权
公开(公告)号：JP3552972B2
公开(公告)日：2004-08-11
申请号：JP36290099
申请日：1999-12-21
申请人：シャープ株式会社
发明人：アンドリューカーンズグラハム , ジェイムズブラウンローマイケル
IPC分类号： G09G3/20 , G09G3/36 , G11C19/00 , G11C19/28 , H03K3/03 , H03K5/13 , H03K5/15
CPC分类号： H03K5/15093 , G09G3/3688 , G09G2310/0283 , G11C19/00 , G11C19/28

2. 发明专利

JP2016058817A 半導体装置および半導体装置の制御方法有权
标题翻译：半导体器件的半导体器件和控制方法
公开(公告)号：JP2016058817A
公开(公告)日：2016-04-21
申请号：JP2014182249
申请日：2014-09-08
申请人：富士通株式会社
发明人：池西浄
IPC分类号： G06F1/26 , G01R31/28 , G06F1/32 , H03K3/037
CPC分类号： H03K3/0372 , H03K19/00361 , H03K5/1502 , H03K5/15066 , H03K5/15093
摘要：【課題】半導体装置の機能を実現するために使用されるラッチ回路を利用して電源ノイズの発生を抑制する。【解決手段】半導体装置は、複数のラッチ回路をそれぞれ含む複数の機能ブロック部と、複数の機能ブロック部がそれぞれ消費する電流の変動量を予測する電流予測部と、電流予測部が予測した各変動量のいずれかが閾値を超える場合、複数の機能ブロック部のうち、動作を停止していた機能ブロック部のうち、所定数の対象機能ブロック部に含まれる複数のラッチ回路を所定期間動作させる動作制御部と、所定期間の経過後、所定数の対象機能ブロック部に含まれる複数のラッチ回路が保持する情報を、所定期間動作させる前の情報に復帰させる復帰制御部を有する。【選択図】図1
摘要翻译：要解决的问题：通过利用用于实现半导体器件的功能的锁存电路来抑制电源噪声的产生。解决方案：半导体器件包括：多个功能块部件，包括多个锁存电路; 当前预测部分，用于预测多个功能块部分中的每一个消耗的电流的波动量; 操作控制部，当由当前预测部预测的波动量中的任何一个超过阈值时，包括在多个功能块部中的预定数量的目标功能块部分中的多个锁存电路，功能块操作预定时间; 以及恢复控制部，通过所述恢复控制部在经过所述规定期间之后，将包含在所述预定数目的目标功能块部中的所述多个锁存电路所保持的信息恢复到所述规定期间的动作前的信息。图示：图 1

3. 发明专利

JPWO2010131306A1 ハイブリッド型データ送信回路有权
公开(公告)号：JPWO2010131306A1
公开(公告)日：2012-11-01
申请号：JP2011513134
申请日：2009-10-19
申请人：パナソニック株式会社
发明人：剛志江渕 , 剛志江渕 , 義英小松 , 義英小松
IPC分类号： H04L7/02 , H03M9/00 , H04L7/04
CPC分类号： H04L25/028 , H03K3/0322 , H03K5/15093 , H03L7/081 , H03L7/0995 , H03L2207/06 , H03M9/00 , H04L7/0337 , H04L25/0272
摘要：パラレル・シリアル変換機能を有するデータ送信部(100)は、PLL回路部(200)によってクロックが供給される。PLL回路部(200)において、第1のパラレル・シリアル変換回路(20a)に与える第1の多相クロックは、多相VCO回路(70)によって生成出力される一方、第2のパラレル・シリアル変換回路(20b)に与える第2の多相クロックは、多相クロック生成部(80)によって生成出力される。多相クロック生成部(80)は、多相VCO回路(70)から出力されたクロックを基にして、第2の多相クロックを生成する。

4. 发明专利

JP2011070761A Shift register and gate line drive device 有权
标题翻译：移位寄存器和门锁线驱动装置
公开(公告)号：JP2011070761A
公开(公告)日：2011-04-07
申请号：JP2010213511
申请日：2010-09-24
申请人： Beijing Boe Optoelectronics Technology Co Ltd , 北京京東方光電科技有限公司
发明人： HU MING
IPC分类号： G11C19/28 , G09G3/20 , G09G3/36 , G11C19/00
CPC分类号： G11C19/28 , G09G3/3266 , G09G3/3677 , G09G2310/0286 , G09G2320/02 , G11C19/184 , H03K5/135 , H03K5/15093
摘要： PROBLEM TO BE SOLVED: To disclose a shift register and a gate line drive device related to a technology field for a liquid crystal display which improve image quality by reducing an on-error of a gate line. SOLUTION: The shift register includes a first thin film transistor, a second thin film transistor, a third thin film transistor, a capacitor, a feedback module, and a switch module. The feedback module receives a trigger signal of the feedback module of a previous stage and a clock signal, pulls up a level of a first node which becomes a pull-up node, and outputs a feedback signal to a shift register of a previous stage and a trigger signal to the feedback module of a next stage. The switch module maintains an output terminal of the shift register of a present stage to a low level when the shift register of the present stage does not operate. The present invention is applied to an liquid crystal panel. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：公开一种与用于液晶显示器的技术领域相关的移位寄存器和栅极线驱动装置，其通过减少栅极线的误差来提高图像质量。解决方案：移位寄存器包括第一薄膜晶体管，第二薄膜晶体管，第三薄膜晶体管，电容器，反馈模块和开关模块。反馈模块接收先前级的反馈模块和时钟信号的触发信号，拉起成为上拉节点的第一节点的电平，并将反馈信号输出到先前级的移位寄存器，并且触发信号到下一级的反馈模块。当当前级的移位寄存器不工作时，开关模块将当前级的移位寄存器的输出端子维持在低电平。本发明应用于液晶面板。版权所有（C）2011，JPO＆INPIT

5. 发明专利

JPWO2005117259A1 スキュー補正装置有权
公开(公告)号：JPWO2005117259A1
公开(公告)日：2008-04-03
申请号：JP2006513803
申请日：2004-12-08
申请人：松下電器産業株式会社
发明人：憲明武田 , 憲明武田 , 岩田　徹 , 徹岩田
IPC分类号： H03K5/1532 , G06F1/10 , H03K5/00 , H03K5/12 , H03K5/13 , H03K5/135 , H03K5/15 , H03K5/1534 , H03K5/26 , H03L7/081 , H03L7/089 , H03L7/093 , H03L7/10
CPC分类号： G06F1/10 , H03K5/133 , H03K5/135 , H03K5/15093 , H03K2005/00039 , H03K2005/00065 , H03L7/0812 , H03L7/0891 , H03L7/10 , H04L7/0008 , H04L7/0012 , H04L7/0037 , H04L7/033
摘要：スキュー補正装置は、クロック信号CLKを可変の遅延量DTだけ遅延させた遅延クロック信号DCLKを生成するための可変ディレイライン200と、遅延クロック信号DCLKの位相をデータ信号DATの立ち上がりの遷移と比較するための位相比較器10と、可変ディレイライン200の遅延量DTを制御する電圧Vcntlを保持する電圧保持手段6と、位相比較器10の比較結果に応じて電圧保持手段6の充放電を行なう充放電手段30と、初期設定において電圧保持手段6の電圧Vcntlを設定する充電手段40と、充電手段40を制御するための制御回路500とから構成されている。

6. 发明专利

JPS5945696A Signal transmitting circuit 失效
标题翻译：信号发送电路
公开(公告)号：JPS5945696A
公开(公告)日：1984-03-14
申请号：JP15631782
申请日：1982-09-08
申请人： Sony Corp
发明人： SONEDA MITSUO , MAEKAWA TOSHIICHI , OOTSU KOUJI
IPC分类号： G09G3/36 , G09G3/22 , G11C19/00 , G11C19/18 , G11C19/28 , H03K5/15 , H04N3/14
CPC分类号： H03K5/15093 , G11C19/184 , G11C19/28
摘要： PURPOSE: To remove the unnecessary potential variation of an output line by forming each stage of a source follower and a transmission gate, a transistor (TR) in accordance with the output of the next stage, etc.
CONSTITUTION: Each gate consists of the source follower which has bootstrapping capacity component between the gate and source, (TR)s M
21 and M
41 , M
51 and M
71 , M
22 and M
42 , M
52 and M
72 ... having transmission gate functions, and (TR)s M
a1 , M
a2 , M
b2 ... which respond to the outputs of following stages, and those stages are driven by alternately phase varying clocks. Then, high-level outputs corresponding to the clocks are sent out of the respective stages successively to transmit the signals at a high speed. Those (TR)s M
a1 , M
b2 , M
a2 , M
b2 ... are turned on except in period wherein the outputs of the following stages are held at a high level, and the output lines of the following stages are grounded. Therefore, the unnecessary potential variation of the output lines except output pulses is removed to transmit the signal at the high speed without malfunction.
COPYRIGHT: (C)1984,JPO&Japio
摘要翻译：目的：通过形成源极跟随器和传输栅极的每个级来消除输出线的不必要的电位变化，根据下一级的输出等的晶体管（TR）等。构成：每个门由源极具有传输门功能的（TR）s M21和M41，M51和M71，M22和M42，M52和M72 ...以及（TR）s Ma1，Ma2，Mb2在门和源之间具有自举电容分量的跟随器。其响应于后续级的输出，并且这些级由交替相变时钟驱动。然后，相应于时钟的高电平输出被连续发送出各个级，以高速传输信号。那些（TR）的Ma1，Mb2，Ma2，Mb2 ...除了后续级的输出被保持在高电平并且后续级的输出线接地的时段之外被导通。因此，除了输出脉冲之外的输出线的不必要的电位变化被去除以高速传输信号而没有故障。

7. 发明专利

JP2018191009A 半導体装置审中-公开
公开(公告)号：JP2018191009A
公开(公告)日：2018-11-29
申请号：JP2018154559
申请日：2018-08-21
申请人：株式会社半導体エネルギー研究所
发明人：山崎舜平 , 片山雅博 , 岡崎健一 , 小山潤
IPC分类号： H01L21/28 , H01L21/8234 , H01L27/088 , H01L21/82 , G02F1/1368 , G02F1/1343 , H01L29/786
CPC分类号： H01L29/7869 , G11C19/28 , H01L27/1225 , H01L29/26 , H01L29/41733 , H01L29/45 , H01L29/78648 , H01L29/78696 , H03K3/037 , H03K3/356121 , H03K5/15093 , H03K19/09443 , H03K19/096
摘要：【課題】電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れたトランジスタを提供する。【解決手段】トランジスタは、チャネル形成領域を有する酸化物半導体層、第1、第2のゲート電極、ソース電極、およびドレイン電極を有する。第1、第2のゲート電極は、酸化物半導体層を間に挟んで設けられている。酸化物半導体層は、ソース電極、ドレイン電極に接する一対の側面を有し、また、ソース電極およびドレイン電極を挟まずに、第1、第2のゲート電極により、囲まれている領域を有する。【選択図】図1

8. 发明专利

JP6391379B2 半導体装置有权
公开(公告)号：JP6391379B2
公开(公告)日：2018-09-19
申请号：JP2014184762
申请日：2014-09-11
申请人：株式会社半導体エネルギー研究所
发明人：山崎舜平 , 片山雅博 , 岡崎健一 , 小山潤
IPC分类号： H01L21/28 , H01L21/8234 , H01L27/088 , G02F1/1368 , G09F9/30 , H01L29/786
CPC分类号： H01L29/7869 , G11C19/28 , H01L27/1225 , H01L29/26 , H01L29/41733 , H01L29/45 , H01L29/78648 , H01L29/78696 , H03K3/037 , H03K3/356121 , H03K5/15093 , H03K19/09443 , H03K19/096

9. 发明专利

JP5442723B2 Hybrid data transmission circuit 有权
公开(公告)号：JP5442723B2
公开(公告)日：2014-03-12
申请号：JP2011513134
申请日：2009-10-19
申请人：パナソニック株式会社
发明人：剛志江渕 , 義英小松
IPC分类号： H04L7/02 , H03M9/00 , H04L7/04
CPC分类号： H04L25/028 , H03K3/0322 , H03K5/15093 , H03L7/081 , H03L7/0995 , H03L2207/06 , H03M9/00 , H04L7/0337 , H04L25/0272

10. 发明专利

JP4117330B2 Skew correction apparatus 有权
公开(公告)号：JP4117330B2
公开(公告)日：2008-07-16
申请号：JP2006513803
申请日：2004-12-08
申请人：松下電器産業株式会社
发明人：徹岩田 , 憲明武田
IPC分类号： H03K5/1532 , G06F1/10 , H03K5/00 , H03K5/12 , H03K5/13 , H03K5/135 , H03K5/15 , H03K5/1534 , H03K5/26 , H03L7/081 , H03L7/089 , H03L7/093 , H03L7/10
CPC分类号： G06F1/10 , H03K5/133 , H03K5/135 , H03K5/15093 , H03K2005/00039 , H03K2005/00065 , H03L7/0812 , H03L7/0891 , H03L7/10 , H04L7/0008 , H04L7/0012 , H04L7/0037 , H04L7/033

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式