专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6579273B2 半導体集積回路有权
公开(公告)号：JP6579273B2
公开(公告)日：2019-09-25
申请号：JP2018532863
申请日：2017-06-26
申请人：富士電機株式会社
发明人：菅野博 , 山路将晴 , 澄田仁志
IPC分类号： H01L27/06 , H01L21/8238 , H01L27/092 , H01L21/822 , H01L27/04 , H01L27/088

2. 发明专利

JP2015135844A 接合型電界効果トランジスタ有权
标题翻译：连接场效应晶体管
公开(公告)号：JP2015135844A
公开(公告)日：2015-07-27
申请号：JP2014005648
申请日：2014-01-16
申请人：富士電機株式会社
发明人：狩野太一 , 澄田仁志
IPC分类号： H01L27/098 , H01L29/808 , H02M3/28 , H01L21/337
CPC分类号： H01L29/808 , H01L27/0248 , H01L27/0738 , H01L29/0619 , H01L29/0696 , H01L29/402 , H02M1/36 , H02M2001/0006
摘要：【課題】デバイスサイズを大きくすることなく、また、カットオフ電流を小さくすることなく、ESD耐量を向上できる高耐圧の接合型電界効果トランジスタを提供する。【解決手段】高耐圧JFET100において、nドリフト層4の表面層にpフローティング層18を配置することで、nドリフト層4の抵抗Rを高め、pn接合19で分担する電圧を低く抑えることで、デバイスサイズを大きくすることなく、また、カットオフ電流を小さくすることなく、ESD耐量を向上することができる。【選択図】図2
摘要翻译：要解决的问题：提供一种能够提高ESD电阻而不增加器件尺寸并且不降低截止电流的高耐压电压结场效应晶体管。解决方案：在高耐压JFET 100中，通过放置p- 浮动层18在n漂移层4的表面层上，n漂移层4的电阻R增强。通过将分配给pn结19的电压抑制到低电平，可以在不增加器件尺寸并且不减少截止电流的情况下改善ESD电阻。

3. 发明专利

JP6398411B2 半導体装置および電力変換装置有权
公开(公告)号：JP6398411B2
公开(公告)日：2018-10-03
申请号：JP2014146487
申请日：2014-07-17
申请人：富士電機株式会社
发明人：菅野博 , 澄田仁志
IPC分类号： H02M1/08 , H01L21/822 , H01L27/04 , H03K19/0185 , H03K19/0175
CPC分类号： H02M1/08 , H02M7/538 , H03K17/04123

4. 发明专利

JP6269085B2 接合型電界効果トランジスタ有权
公开(公告)号：JP6269085B2
公开(公告)日：2018-01-31
申请号：JP2014005648
申请日：2014-01-16
申请人：富士電機株式会社
发明人：狩野太一 , 澄田仁志
IPC分类号： H01L29/808 , H02M3/28 , H01L21/337
CPC分类号： H01L29/808 , H01L27/0248 , H01L27/0738 , H01L29/0619 , H01L29/0696 , H01L29/402 , H02M1/36 , H02M2001/0006

5. 发明专利

JP2020021909A 抵抗素子及びその製造方法审中-公开
公开(公告)号：JP2020021909A
公开(公告)日：2020-02-06
申请号：JP2018146880
申请日：2018-08-03
申请人：富士電機株式会社
发明人：斉藤俊 , 山路将晴 , 佐々木修 , 澄田仁志
IPC分类号： H01L27/04 , H01C7/00 , H01C17/14 , H01L21/822
摘要：【課題】電極と抵抗層との短絡を防止可能な抵抗素子を提供する。【解決手段】半導体基板1と、半導体基板1上に設けられた第1絶縁膜2と、第1絶縁膜2上に選択的に設けられた抵抗層3aと、抵抗層3aから離間した第1補助膜3bと、第1補助膜3bとは異なる方向において、抵抗層3aから離間した第2補助膜3cと、抵抗層3a、並び記第1及び第2補助膜3b、3cを被覆するように、第1絶縁膜2上に設けられた第2絶縁膜4と、抵抗層3aに接続され、第1補助膜3bの上方となる第2絶縁膜4上に配置された第1電極5aと、第1電極5aと離間して抵抗層3aに接続され、第1補助膜3bの上方となる第2絶縁膜上に配置された第2電極5bとを備える。【選択図】図1

6. 发明专利

JP2019201230A 半導体集積回路の製造方法审中-公开
公开(公告)号：JP2019201230A
公开(公告)日：2019-11-21
申请号：JP2019156103
申请日：2019-08-28
申请人：富士電機株式会社
发明人：菅野博 , 山路将晴 , 澄田仁志
IPC分类号： H01L21/822 , H01L27/04 , H01L21/8238 , H01L27/092 , H01L27/088
摘要：【課題】高耐圧ICにおいて複雑な工程を必要とせずに寄生素子の動作を抑制することができ、ノイズ耐量が大きく、信頼性向上を図ることが可能な半導体集積回路の製造方法を提供する。【解決手段】第1導電型の第1ウエル領域2、第1ウエル領域2上部の第2導電型の第2ウエル領域3、第1ウエル領域2直下の第2導電型の半導体基板1の下部で第1ウエル領域2から離間し、半導体基板1よりも高不純物濃度の第2導電型の第1電流抑制層21、第1電流抑制層21の下の第1導電型の第2電流抑制層22を備えた半導体集積回路の製造方法であって、第1電流抑制層21を形成するために半導体基板1の下面に対し加速電圧及び射影飛程を調整して第2導電型の不純物イオンを注入する第1イオン注入工程と、第2電流抑制層22を形成するために半導体基板1の下面に対し加速電圧及び射影飛程を調整して第1導電型の不純物イオンを注入する第2イオン注入工程を含む。【選択図】図3

7. 发明专利

JP6237909B1 アイソレータおよびアイソレータの製造方法有权
公开(公告)号：JP6237909B1
公开(公告)日：2017-11-29
申请号：JP2016544483
申请日：2015-07-03
申请人：富士電機株式会社
发明人：シンジョニーキンオン , ペンルル , ウーロンシャン , 澄田仁志 , 豊田善昭 , 赤羽正志
IPC分类号： H01L27/04 , H01L21/3205 , H01L21/768 , H01L23/522 , H01F17/00 , H01F19/08 , H01F41/04 , H04B5/02 , H01L21/822
CPC分类号： H01L23/645 , H01F19/04 , H01F27/2804 , H01L25/0655 , H01L25/0657 , H01L27/0694 , H01L28/10 , H01F2019/085 , H01L21/762 , H01L2224/48091 , H01L2224/48137 , H01L2225/06513 , H01L2225/06541
摘要：【課題】パッケージの組立工程数を簡素化する。【解決手段】アイソレータ10は、送信回路12、トランス、受信回路11で構成される。第1半導体基板20の裏面にはトランスの第1コイル21が設けられ、おもて面には送信回路12およびトランスの第2コイル22が設けられる。第1コイル21は、コイル用トレンチ32の内部に埋め込まれ、ビア埋め込み金属膜39によって基板おもて面に引き出されて送信回路12と電気的に接続される。第2コイル22は、基板おもて面の絶縁層35上に配置される。第2半導体基板40のおもて面には、受信回路11が設けられる。第2コイル22と受信回路11とは、第1,2半導体基板20,40のおもて面にそれぞれ設けられた第1,3電極パッド23,43をワイヤー51によって接続することで互いに電気的に接続される。【選択図】図2

8. 发明专利

JP2016025407A 半導体装置および電力変換装置有权
标题翻译：半导体器件和功率转换器件
公开(公告)号：JP2016025407A
公开(公告)日：2016-02-08
申请号：JP2014146487
申请日：2014-07-17
申请人：富士電機株式会社
发明人：菅野博 , 澄田仁志
IPC分类号： H02M1/08 , H01L21/822 , H01L27/04 , H03K19/0185 , H03K19/0175
CPC分类号： H02M1/08 , H02M7/538 , H03K17/04123
摘要：【課題】信号伝搬遅延時間の短縮化を図ることが可能になる。【解決手段】半導体装置1は、レベルシフト回路1a、前段回路1b、後段回路1cを備える。レベルシフト回路1aは、一次側電位系の入力信号を、一次側電位系とは異なる二次側電位系に伝達する。前段回路1bは、トランジスタTr1を含み、レベルシフト回路1aから出力されるゲート駆動信号を受信する。後段回路1cは、トランジスタTr1と同一チャネルであるトランジスタTr2を含み、トランジスタTr1からの出力信号にもとづき、スイッチング素子Sw1を駆動する。また、トランジスタTr1の閾値電圧は、トランジスタTr2の閾値電圧よりも低く設定されている。【選択図】図1
摘要翻译：要解决的问题：实现信号传播延迟时间的减少。解决方案：半导体器件1包括电平移位电路1a，前级电路1b和后级电路1c。电平移位电路1a将初级侧电位系统的输入信号传送到与初级侧电位系统不同的次级侧电位系统。前级电路1b包括晶体管Tr1，并接收从电平移位电路1a输出的栅极驱动信号。后级电路1c包括与晶体管Tr1相同通道的晶体管Tr2，并且基于来自晶体管Tr1的输出信号驱动开关元件Sw1。此外，晶体管Tr1的阈值电压被设置为低于晶体管Tr2的阈值电压。图1：

9. 发明专利

JP6926716B2 半導体集積装置及びそのゲートスクリーニング試験方法有权
公开(公告)号：JP6926716B2
公开(公告)日：2021-08-25
申请号：JP2017123350
申请日：2017-06-23
申请人：富士電機株式会社
发明人：森貴浩 , 澄田仁志 , 佐々木雅浩 , 中森昭 , 斉藤俊 , 富田航 , 佐々木修
IPC分类号： G01R31/26

10. 发明专利

JP6226101B2 半導体集積回路有权
公开(公告)号：JP6226101B2
公开(公告)日：2017-11-08
申请号：JP2017500484
申请日：2015-12-28
申请人：富士電機株式会社
发明人：菅野博 , 澄田仁志
IPC分类号： H01L27/092 , H01L21/822 , H01L27/04 , H01L21/76 , H01L21/8238
CPC分类号： H01L27/0928 , H01L21/76 , H01L21/761 , H01L21/8238 , H01L21/823885 , H01L27/092 , H01L29/0623 , H01L29/0649

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式