专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP4364679A1 COOPERATIVE PULSE GENERATION APPARATUS, DEVICE AND GENERATION METHOD 审中-实审
公开(公告)号：EP4364679A1
公开(公告)日：2024-05-08
申请号：EP22855503.3
申请日：2022-08-11
申请人： Hangzhou Wknife Medical Technology Co., Ltd.
发明人： ZHONG, Xinghua , WANG, Long , YANG, Ke
IPC分类号： A61B18/00 , H03K5/00
CPC分类号： H03K5/00 , A61B18/00
摘要： Embodiments of the present application provide a cooperative pulse generation apparatus, device and generation method. The synergistic pulse generation apparatus comprises a drive circuit and a pulse generation circuit. The drive circuit receives a first control signal and a second control signal sent by a host computer, converts the first control signal into a first drive signal, and converts the second control signal into a second drive signal. The pulse generation circuit comprises a first power supply, a second power supply, a first pulse generation module, and a second pulse generation module. The first pulse generation module stores electric energy supplied by the first power supply and discharges the electricity under the control of the first drive signal to form a first pulse signal, and the second pulse generation module stores electric energy provided by the second power supply and discharges the electricity under the control of the second drive signal to form a second pulse signal. The present embodiment can selectively form a first pulse signal and/or a second pulse signal having different widths, thereby achieving the purpose of applying a composite pulse to a load.

2. 发明授权

EP2779548B1 ISOLATOR-BASED TRANSMISSION SYSTEM WITH SIDE ISOLATOR CHANNEL FOR REFRESH SIGNALS 有权
标题翻译：同方绝缘子沟道绝缘体基于传输系统刷新信号
公开(公告)号：EP2779548B1
公开(公告)日：2017-03-01
申请号：EP14157775.9
申请日：2014-03-05
申请人： Analog Devices, Inc.
发明人： Goswami, Bikiran
IPC分类号： H04L25/02 , G06F13/42
CPC分类号： H03K5/00 , G06F13/4221 , H04L25/0266

3. 发明公开

EP2637304A1 Digitaleingabeeinheit 审中-公开
公开(公告)号：EP2637304A1
公开(公告)日：2013-09-11
申请号：EP12158020.3
申请日：2012-03-05
申请人： Siemens Aktiengesellschaft
发明人： Maier, Willi
IPC分类号： H03K5/003 , H03K17/60
CPC分类号： H03K5/00 , H03K5/003 , H03K17/60
摘要： Die Erfindung betrifft eine Digitaleingabeeinheit für ein Automatisierungsgerät mit mindestens einem Strom (I) ziehenden DC-Eingangskanal zum Anschluss eines an einer DC-Nennspannung betriebenen Gebers (3), wobei der Eingangskanal dazu ausgebildet ist, gemäß einer Eingangskennlinie den Strom (I) in Abhängigkeit der Eingangsspannung (U EM ) einzustellen. Es werden Maßnahmen vorgeschlagen, wodurch die Digitaleingabeeinheit zum Anschluss von Gebern unterschiedlicher Versorgungsspannungen geeignet ist, wobei die Digitaleingabeeinheit mit einer verminderten Verlustleistung betrieben werden kann.
摘要翻译：该单元具有电流绘制直流（DC）输入通道，用于连接以额定直流电压工作的换能器，即英制接近开关（3），其中输入通道根据输入特性（UEM）设置电流曲线。输入通道将输入电流限制为高于/等于表示一个信号状态的电压限制的转换电压，并将输入电流限制为低于高于转换电压的前一个值的另一个值。电流吸收器（5）产生输入电流。

4. 发明授权

EP0030813B1 Boosting circuits 失效
标题翻译：升压电路
公开(公告)号：EP0030813B1
公开(公告)日：1985-07-31
申请号：EP80304344.7
申请日：1980-12-03
申请人： FUJITSU LIMITED
发明人： Nakano, Masao , Baba, Fumio , Mochizuki, Hirohiko
IPC分类号： H03K5/02
CPC分类号： H02M3/07 , G11C5/145 , G11C11/4076 , G11C11/4085 , H03K5/00 , H03K19/00 , H03K19/01707 , H03K19/01728 , H03K19/096

5. 发明公开

EP0030813A3 Boosting circuits 失效
标题翻译：升压电路
公开(公告)号：EP0030813A3
公开(公告)日：1982-03-17
申请号：EP80304344
申请日：1980-12-03
申请人： FUJITSU LIMITED
发明人： Nakano, Masao , Baba, Fumio , Mochizuki, Hirohiko
IPC分类号： H03K05/02
CPC分类号： H02M3/07 , G11C5/145 , G11C11/4076 , G11C11/4085 , H03K5/00 , H03K19/00 , H03K19/01707 , H03K19/01728 , H03K19/096
摘要： An output clock signal of a driver 11 charges load capacitance CLto a specific voltage. Boosting circuit 21 has a boosting capacitance CB one end 13 of which is arranged for receiving a clock signal φ, delayed from the output clock signal of driver 11. A charging circuit for CB comprises voltage supply line 24 and transistor Q3, so CB does not load driver 11. A gate circuit comprising transistor Q1 is provided between boosting capacitor CB and the load capacitance CL. A gate control circuit opens transistor Q1, so that charges can pass from CB to CL to boost the voltage of CL, when a clock signal φ is received. When CL is being discharged the gate control circuit closes transistor Q1. The gate control circuit includes an auxiliary capacitor CG, a transistor Q2 and voltage line 24. CG is charged from the driver 11 through Q2 and when clock signal A is received the voltage of CG, which is applied to the gate of Q1, is raised to open Q1.

6. 发明公开

EP2652627A1 INTERFACE D'ENTRÉE POUR UN POSTE D'ÉMISSION/RÉCEPTION ET POSTE LE COMPORTANT 有权
标题翻译： EIGANGSSCHNITTSTELLEFÜREINE SENDE-EMPFANGSSTATION UND STATION DAMIT
公开(公告)号：EP2652627A1
公开(公告)日：2013-10-23
申请号：EP11794181.5
申请日：2011-12-13
申请人： Thales
发明人： GEAIRON, Sébastien , TRECUL, Franck , SAINT-ELLIER, Pierre
IPC分类号： G06F13/38
CPC分类号： H03K5/00 , G06F13/387 , G06F13/4072
摘要： The input interface for a radio transmit/receiver station comprises: - an input (30A) for receiving a signal either of a variable voltage varying over a predetermined voltage span, or of an open-collector signal having a voltage (0V) corresponding to the low logic state; - a first output (30B) for the variable voltage signal; a second output (30C) as open collector; the first and second outputs (30C, 30B) are linked to the same input (30A) and the input (30A) is linked to a reference potential by a first voltage divider bridge (44) whose midpoint (44C) is linked to the positive terminal of an open-loop comparator (42), the output of which is linked to the second output (30C).
摘要翻译：用于发射/接收无线电台的输入接口包括用于接收具有超过预定电压范围的可变电压的信号的输入端或具有对应于低逻辑状态的电压（0V）的集电极开路信号; 用于可变电压信号的第一输出端和第二开路集电极输出端。第一和第二输出端连接到相同的输入端，并且输入端通过第一分压器桥连接到参考电位，第一分压器桥的中点与开环比较器的正极连接，其输出端连接到第二个输出。

7. 发明公开

EP2333954A1 Clock recovery in a battery powered device 有权转让
标题翻译： Taktrückgewinnung在einer batteriebetriebenen Vorrichtung
公开(公告)号：EP2333954A1
公开(公告)日：2011-06-15
申请号：EP10161688.6
申请日：2010-04-30
申请人： ST-Ericsson SA
发明人： Ellis, Andrew
IPC分类号： H03K5/00 , H03L7/00
CPC分类号： H03K5/00 , G06F1/14 , G06F1/30
摘要： A battery powered device is able to maintain a clock value when the battery is removed for a short period. During a first time period, while the battery is in the device, clock pulses derived from a first oscillator are counted at a first rate in a first counter that represents the clock value. During a second time period following the first time period, while the battery is removed, the value of the first counter is maintained independent of any clock pulses derived from the first oscillator, clock pulses derived from a second low power oscillator are counted in a second counter. During a recovery time period following the second time period, clock pulses derived from the second oscillator are again counted in the second counter, while clock pulses derived from the first oscillator are counted in the first counter at a second rate higher than the first rate, the duration of the recovery time period being determined based on the number of pulses counted in the second counter during the second time period.
摘要翻译：电池供电的设备能够在短时间内移除电池时保持时钟值。在第一时间段期间，当电池处于器件中时，从表示时钟值的第一计数器中以第一速率对来自第一振荡器的时钟脉冲进行计数。在第一时间段之后的第二时间段期间，当电池被移除时，第一计数器的值被保持为独立于从第一振荡器导出的任何时钟脉冲，来自第二低功率振荡器的时钟脉冲被计数在第二时间计数器。在第二时间段之后的恢复时间段期间，从第二振荡器导出的时钟脉冲在第二计数器中再次被计数，而从第一振荡器导出的时钟脉冲以比第一速率高的第二速率在第一计数器中计数，基于在第二时间段期间在第二计数器中计数的脉冲数来确定恢复时间段的持续时间。

8. 发明公开

EP2209209A1 Generating a trigger from a differential signal 审中-公开
标题翻译： Erzeugung einesAuslöseimpulsvon einem Differenzsignal
公开(公告)号：EP2209209A1
公开(公告)日：2010-07-21
申请号：EP10250062.6
申请日：2010-01-14
申请人： Tektronix, Inc.
发明人： Markozen, Gene L. , Hickman, Barton T.
IPC分类号： H03K5/00
CPC分类号： H03K5/00
摘要： A trigger circuit generates a trigger signal when a differential input signal crosses a differential threshold voltage level. A first side of the differential input signal is applied to a first terminal of a first load termination resistor. A second side of the differential signal is applied to a first terminal of a second load termination resistor. A first side of the differential threshold voltage level is applied to a second terminal of the first load termination resistor. A second side of the differential threshold voltage level is applied to a second terminal of the second load termination resistor. A comparator generates the trigger signal when a voltage level at the first terminal of the first resistor exceeds a voltage level at the first terminal of the second resistor.
摘要翻译：当差分输入信号跨越差分阈值电压电平时，触发电路产生触发信号。差分输入信号的第一侧被施加到第一负载终端电阻器的第一端子。差分信号的第二侧被施加到第二负载终端电阻器的第一端子。差分阈值电压电平的第一侧被施加到第一负载终端电阻器的第二端子。差分阈值电压电平的第二侧被施加到第二负载终端电阻器的第二端子。当第一电阻器的第一端子处的电压电平超过第二电阻器的第一端子处的电压电平时，比较器产生触发信号。

9. 发明公开

EP0024223A1 Circuit de précorrection du signal de balayage vertical d'un tube de visualisation, et récepteur de télévision comportant un tel circuit 有权
标题翻译：用于显示管的垂直偏转信号的预校正电路和该含电路的电视接收机。
公开(公告)号：EP0024223A1
公开(公告)日：1981-02-25
申请号：EP80401086.6
申请日：1980-07-22
申请人： THOMSON-CSF
发明人： van den Driessche, Michel
IPC分类号： H04N3/16
CPC分类号： H03K5/00 , H03K6/04 , H04N3/233
摘要： L'invention concerne la précorrection du signal de balayage vertical d'un tube-image.
Un signal de précorrection est obtenu à partir du signal Vb en dents de scie émis par l'oscillateur (1 ) qui pilote le balayage vertical. Un circuit d'inversion de polarité (6) transforme la dent de scie en signal triangulaire le lequel sert de signal de commande à un potentiomètre électronique (5) qui atténue la dent de scie. Un montage différentiateur (7) extrait de la dent de scie corrigée le seul signal de précorrection.
Le signal de précorrection obtenu peut être affecté, avec le taux de correction voulu, au signal de balayage pour application aux récepteurs de télévision et consoles de visualisation.
摘要翻译： 1.可视化管的垂直扫信号的预校正电路，清扫被通过在振荡器试行（1）供给一个锯齿信号（Vb）中，该预校正电路的特征在于，这样做是包括： - 上极性反转的开关电路（6）没有接收其输入端子处的锯齿波信号（Vb）中和它的出口端通过锯齿的一小部分的极性反转而得到的三角波信号（Ie）的上返回上，相对于基准电压（参考文献）的锯齿状的两个峰值电压之间包括; - 在电子电路（5）做接收来自振荡器发出它的输入端的锯齿波信号（Vb）中的（1）和来自极性反转电路发出其控制端子三角形波信号（Ie）的（6）上，此电子电路以相同的方向和相同的周期输入的递送在其输出端子2锯齿波电流（I1和I2）锯齿信号（Vb）中，在S校正在一个受着电流中的一个方向和另一个电流受着相同的校正，但在相反方向上; - 一个减法电路（7）那样在其两个输入端的两个电流（I1和I2）从电子电路发出接收（5）和返回它的输入端的预校正信号（VS）上，通过消除锯齿的组件。

10. 发明公开

EP3226231A4 GATE DRIVE CIRCUIT AND DISPLAY APPARATUS 有权
公开(公告)号：EP3226231A4
公开(公告)日：2018-06-13
申请号：EP15777598
申请日：2015-03-13
申请人： BOE TECHNOLOGY GROUP CO LTD
发明人： MA ZHANJIE
IPC分类号： G09G3/3266 , G09G3/3208 , G11C19/28
CPC分类号： G09G3/3291 , G09G3/3225 , G09G3/3266 , G09G2310/0286 , G09G2310/0289 , G09G2310/08 , G11C19/28 , H03K5/00 , H03K5/135 , H03K5/1506
摘要： An embodiment of the present invention discloses a gate drive circuit comprising several stages of unit circuits, wherein each unit circuit comprises: a high level terminal, a low level terminal, a first clock terminal, a second clock terminal, a gate output terminal, a logic turn-on input terminal, a logic turn-on output terminal, a control module, a first gating module and a second gating module. An embodiment of the present invention also provides a display device comprising the gate drive circuit. A gate drive circuit with interlaced output is realized, ensuring no suspended state in time sequence between interlaced lines, while maintaining an original dual time sequence (i.e., eliminating suspended state between interlaced lines, and ensuring a stable output of the shifting register).

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式