会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 5. 发明公开
    • Variable gain circuit
    • 可变增益电路
    • EP0730345A3
    • 1996-12-04
    • EP96102918.8
    • 1996-02-27
    • NEC CORPORATION
    • Soda, Masaaki
    • H03G1/00H03F3/45
    • H03F3/45085H03F2203/45318H03F2203/45352H03F2203/45361H03F2203/45366H03F2203/45466H03F2203/45476H03F2203/45496H03F2203/45574H03F2203/45702H03G1/0023
    • A pair of input signals having the opposite polarities to each other are connected to differential inputs of a first differential amplifier 1 and a second differential amplifier 2. The positive outputs of the first differential amplifier and the second differential amplifier are connected to a first load 7 and a first output terminal while the negative outputs of the first differential amplifier and the second differential amplifier are connected to a second load 8 and a second output terminal. A first constant current source is connected to the first differential amplifier while a second constant current source is connected to the second differential amplifier, and a control signal is connected to an input of a third differential amplifier and a third constant current source is connected to the third differential amplifier. A first voltage to current conversion circuit for converting a variation in voltage of one of a pair of outputs of the third differential amplifier into a variation in current and inputting the resulted current to a reference current input terminal of the first constant current source is connected to the one output of the third differential amplifier while a second voltage to current conversion circuit for converting a variation in voltage of the other output of the third differential amplifier into a variation in current and inputting the resulted current to a reference current input terminal of the second constant current amplifier is connected to the other output of the third differential amplifier, and differential output signals are obtained from the first and second output terminals.
    • 具有彼此相反极性的一对输入信号连接到第一差分放大器1和第二差分放大器2的差分输入端。第一差分放大器和第二差分放大器的正输出端连接到第一负载7 和第一输出端,​​而第一差分放大器和第二差分放大器的负输出端连接到第二负载8和第二输出端。 第一恒定电流源连接到第一差分放大器,而第二恒定电流源连接到第二差分放大器,并且控制信号连接到第三差分放大器的输入端,并且第三恒定电流源连接到第一差分放大器 第三差分放大器。 用于将第三差分放大器的一对输出之一的电压变化转换成电流变化并将所得到的电流输入到第一恒流源的基准电流输入端子的第一电压 - 电流转换电路连接到 第三差分放大器的一个输出,而第二电压 - 电流转换电路用于将第三差分放大器的另一输出的电压变化转换为电流的变化,并将所得到的电流输入到第二差分放大器的参考电流输入端子 恒定电流放大器连接到第三差分放大器的另一个输出,并且从第一和第二输出端获得差分输出信号。
    • 9. 发明公开
    • Circuit amplificateur à faible bruit de phase
    • Verstärkerschaltkreismit schwachemPhasengeräusch
    • EP2239842A1
    • 2010-10-13
    • EP09157505.0
    • 2009-04-07
    • The Swatch Group Research and Development Ltd.
    • Velasquez, Carlos
    • H03F3/45H03K5/08
    • H03F3/45183H03F2203/45366H03F2203/45476H03F2203/45664H03F2203/45674
    • Le circuit amplificateur (1) comprend une paire différentielle de transistors PMOS en entrée (P3, P4), dont la source reçoit un courant d'une source de courant (3). La grille du premier transistor (P3) de la paire définit une entrée non inverseuse (X OUT ) et la grille du second transistor (P4) de la paire définit une entrée inverseuse (X IN ). Un drain du premier transistor (P3) de la paire différentielle est relié à un transistor NMOS monté en diode (N2) d'un premier miroir de courant (N1, N2), et un drain du second transistor (P4) de la paire différentielle est relié à un transistor NMOS monté en diode (N3) d'un second miroir de courant (N3, N4). Un transistor PMOS monté en diode (P2) d'un troisième miroir de courant est relié au drain d'un second transistor NMOS (N4) du second miroir de courant, alors qu'un drain d'un second transistor PMOS (P1) du troisième miroir de courant est relié au drain d'un second transistor NMOS (N1) du premier miroir de courant pour définir une première sortie (OUT1), qui est inversée par un inverseur (N5, P7) pour fournir un signal de sortie inversé (OUT) susceptible de varier sur toute la plage de tension d'alimentation (V DD ). Un premier transistor NMOS complémentaire (N6) est monté sous forme d'inverseur avec le premier transistor PMOS (P3) de la paire différentielle. Un second transistor NMOS complémentaire (N7) est monté sous forme d'inverseur avec le second transistor MOS (P4) de la paire différentielle.
    • 放大器电路具有与第一电流镜(N1,N2)的二极管连接的晶体管(N2)并联连接的第一互补晶体管(N6),并以反向器的形式与差分的第一晶体管(P3)连接 对(P3,P4)。 第一互补晶体管的栅极或基极连接到差分对的第一晶体管的栅极或基极。 第二互补晶体管(N7)以反向器的形式与差分对的第二晶体管(P4)连接。 第二互补晶体管与第二电流镜(N3,N4)的二极管连接的晶体管(N3)并联连接。 第二互补晶体管的栅极或基极连接到差分对的第二晶体管的栅极或基极。
    • 10. 发明公开
    • Circuit électronique amplificateur comprenant une paire différentielle et un système de contre-réaction
    • 电子放大器电路包括差分对和反馈系统
    • EP1976112A1
    • 2008-10-01
    • EP08290259.4
    • 2008-03-19
    • Commissariat à l'Energie Atomique
    • Freitas, Philippe
    • H03F3/45
    • H03F3/4565H03F2203/45418H03F2203/45434H03F2203/45471H03F2203/45476
    • Un circuit électronique amplificateur avec au moins un étage d'amplification, comprenant une paire différentielle comprenant deux transistors d'entrée commandés respectivement par deux signaux d'entrée et des moyens de mesure (R1, R2) de la tension de mode commun de sortie (vcom) de l'amplificateur, comprend au moins un premier (3a) et deuxième (3b) éléments électronique, chaque élément électronique (3a, 3b) comprenant une première grille (g1a, g1b) et seconde grille (g2a, g2b), une source (s3a, s3b) et un drain (d3a, d3b), les premières grilles (g1a, g1b) des premier et deuxième éléments électroniques (3a, 3b) étant connectées entre elles et au drain (d3a) du premier élément électronique (3a), l'une des secondes grilles (g2a, g2b) des éléments électroniques (3a, 3b) recevant la tension de mode commun de sortie mesurée (vcom), l'autre des secondes grilles recevant une tension de référence (vctrl).
      Utilisation dans toute application utilisant des paires différentielles, par exemple un amplificateur, un oscillateur ou des filtres actifs.
    • 该电路具有分别形成晶体管的电子元件(M1a的,M1b的,M2A,M2b的),例如 简单栅极N沟道MOS晶体管。 respectivement晶体管的栅极(G1A,G1B)(M1a的,M1b的)一起连接到漏极(D3A),以形成一个电流镜配置。 栅极分别晶体管(M2A,M2b的)接收测量的共模电压输出(VCOM)和参考电压(VCTRL)的(G2A,G2B)。 基准电流通过元件(3a)中。 元件偏压放大级中的一个。