专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP2960665A1 Device and method for calibrating a digital sensor 有权转让
标题翻译：装置和方法用于校准数字传感器
公开(公告)号：EP2960665A1
公开(公告)日：2015-12-30
申请号：EP14306036.6
申请日：2014-06-27
申请人： Secure-IC SAS
发明人： Guilley, Sylvain , Porteboeuf, Thibault
IPC分类号： G01R31/3193 , G01R31/30
CPC分类号： G01D18/00 , G01R31/3016
摘要： There is provided a calibration device for calibrating a digital sensor (3), said digital sensor being configured to protect a target digital circuit (30) fed by a clock signal having a clock period by triggering an alarm depending on a condition between said clock signal and an optimal alarm threshold, said optimal alarm threshold being determined by minimizing a quantity depending on the probability of occurrence of false positives and on the probability of occurrence of false negatives

2. 发明公开

EP4297330A1 METHOD AND SYSTEM FOR PROTECTING CRYPTOGRAPHIC OPERATIONS AGAINST SIDE-CHANNEL ATTACKS 审中-实审
公开(公告)号：EP4297330A1
公开(公告)日：2023-12-27
申请号：EP22305906.4
申请日：2022-06-22
申请人： Secure-IC SAS
发明人： Takarabt, Sofiane , Guilley, Sylvain
IPC分类号： H04L9/00 , H04L9/08 , H04L9/30
摘要： It is proposed a cryptographic system for executing operations of a cryptographic scheme applied to encrypt a data block. The cryptographic system comprises a first sharing processing unit configured to execute an arithmetic sharing function applied to the data block and providing as an output a first and a second arithmetic share component. The cryptographic system further comprises a second sharing processing unit and a computation processing unit. The second sharing processing unit is configured to determine a random component and to execute a Boolean sharing function applied to the first arithmetic share component and to the random component and providing as an output an intermediate Boolean share component. The computation processing unit is configured to execute a recursive carry computation function configured to compute a first, a second and a third Boolean share component from the second arithmetic share component, the random component and the intermediate Boolean share component.

3. 发明授权

EP2983156B1 SYSTÈME ET PROCÉDÉ DE PROTECTION DE CIRCUIT 无效转让
公开(公告)号：EP2983156B1
公开(公告)日：2019-07-24
申请号：EP14306247.9
申请日：2014-08-06
申请人： Secure-IC SAS
发明人： Guilley, Sylvain , Porteboeuf, Thibault , Danger, Jean-Luc
IPC分类号： G09C1/00 , H04L9/00

4. 发明授权

EP2960665B1 Device and method for calibrating a digital sensor 有权转让
标题翻译：用于校准数字传感器的设备和方法
公开(公告)号：EP2960665B1
公开(公告)日：2017-05-24
申请号：EP14306036.6
申请日：2014-06-27
申请人： Secure-IC SAS
发明人： Guilley, Sylvain , Porteboeuf, Thibault
IPC分类号： G01R31/3193 , G01R31/30
CPC分类号： G01D18/00 , G01R31/3016
摘要： There is provided a calibration device for calibrating a digital sensor (3), said digital sensor being configured to protect a target digital circuit (30) fed by a clock signal having a clock period by triggering an alarm depending on a condition between said clock signal and an optimal alarm threshold, said optimal alarm threshold being determined by minimizing a quantity depending on the probability of occurrence of false positives and on the probability of occurrence of false negatives
摘要翻译：提供了用于校准数字传感器（3）的校准装置，所述数字传感器被配置为通过根据所述时钟信号（3）与所述时钟信号之间的条件触发警报来保护由具有时钟周期的时钟信号馈送的目标数字电路和最佳警报阈值，所述最佳警报阈值通过根据假阳性发生概率和发生假阴性的概率最小化量来确定

5. 发明公开

EP3113409A1 EMBEDDED TEST CIRCUIT FOR PHYSICALLY UNCLONABLE FUNCTION 有权转让
标题翻译： EINGEBETTETE TESTSCHALTUNGFÜREINE PHYSISCH UNKLONBARE FUNKTION
公开(公告)号：EP3113409A1
公开(公告)日：2017-01-04
申请号：EP15306063.7
申请日：2015-07-01
申请人： Secure-IC SAS
发明人： Dafali, Rachid , Danger, Jean-Luc , Guilley, Sylvain , Lozac'h, Florent
IPC分类号： H04L9/32 , H04L9/08 , G09C1/00
CPC分类号： H04L9/3278 , G09C1/00 , H04L9/0866 , H04L2209/12 , H04L2209/26
摘要： There is disclosed a silicon integrated circuit comprising a Physically Unclonable Function and an online or embedded test circuit, said online test circuit comprising one or more circuit parts being physically adjacent to said PUF and said one or more circuits embodying one or more tests which can be performed to determine one or more quality properties of said PUF or otherwise characterize it. Different tests with specific associated method steps are described.
摘要翻译：公开了一种包括物理不可克隆功能和在线或嵌入式测试电路的硅集成电路，所述在线测试电路包括与所述PUF物理相邻的一个或多个电路部分，以及体现一个或多个测试的一个或多个电路，其可以是执行以确定所述PUF的一个或多个质量属性或以其它方式表征。描述具体相关方法步骤的不同测试。

6. 发明公开

EP2983156A1 Système et procédé de protection de circuit 无效转让
标题翻译：系统与Verfahren zum Schutz von Schaltkreisen
公开(公告)号：EP2983156A1
公开(公告)日：2016-02-10
申请号：EP14306247.9
申请日：2014-08-06
申请人： Secure-IC SAS
发明人： Guilley, Sylvain , Porteboeuf, Thibault , Danger, Jean-Luc
IPC分类号： G09C1/00 , H04L9/00
CPC分类号： G06F21/75 , G06F11/22 , G06F11/263 , G06F21/55 , G06F21/56 , G06F21/71 , G06F2221/034 , G09C1/00 , H04L9/002 , H04L2209/046 , H04L2209/12
摘要： L'invention propose un procédé de protection d'un circuit booléen associé à une description structurelle du circuit comprenant des variables booléennes élémentaires, chacune représentée par un bit, le procédé comprenant les étapes consistant à:
- sélectionner un ensemble de k variables booléennes élémentaires du circuit en fonction de critères de sélection prédéfinis,
- construire une variable x représentée par k bits par concaténation des k variables sélectionnées, selon un ordre choisi,
- déterminer un code binaire C, comprenant un ensemble de mots de code et appartenant à un espace vectoriel donné, et le code supplémentaire D du code binaire C, en fonction d'une condition portant sur la distance duale du code supplémentaire D, le code binaire C ayant une longueur n et une taille 2 k , où k désigne le nombre de bits représentant la variable x ;
- substituer la variable x dans la description structurelle du circuit booléen par une variable protégée z représentée par n bits de telle sorte que :
- toute opération d'écriture sur la variable x dans le circuit soit substituée par une opération d'écriture sur la variable z, la variable z étant générée par ajout de la variable x encodée par ledit code C à un vecteur de bit d'aléas y encodé par le code supplémentaire D, et
- toute opération de lecture de la variable x dans le circuit soit substituée par une opération de lecture de la valeur de la variable protégée z et d'une opération de décodage de ladite valeur lue de la variable protégée z en utilisant une matrice de décodage J de taille ( n × k ) déterminée à partir du code binaire C et du code supplémentaire D du code binaire C.
摘要翻译：本发明提出了一种保护布尔电路的方法，该布尔电路与包括基本布尔变量的电路的结构描述相关联，每个基本布尔变量由一个位表示，该方法包括以下步骤： - 选择电路的一组k个基本布尔变量作为预定义的选择标准的函数， - 根据所选择的顺序，通过连接k个所选变量来构造由k个比特表示的变量x， - 确定包含一组码字并属于给定向量空间的二进制码C 以及所述二进制码C的补码D作为与所述补码D的双距离有关的条件的函数，所述二进制码C具有长度n和大小2k，其中k表示表示所述补码变量x - 用布尔电路的结构描述中的变量x替换由n位表示的保护变量z，使得： - 对在电路中的变量x进行写入的任何操作都被写入变量z的操作所替代，通过将由所述代码C编码的变量x添加到由补充代码D编码的随机位矢量y来生成变量z，并且 - 读取电路中的变量x的任何操作被读取使用从二进制码C和二进制码C的补充码D确定的大小（nxk）的解码矩阵J来解码受保护变量z的所述读取值的操作。

7. 发明公开

EP2958044A1 A computer implemented method and a system for controlling dynamically the execution of a code 无效
标题翻译：计算机应用程序版本和系统zur dynamischen Steuerung derAusführungeines代码
公开(公告)号：EP2958044A1
公开(公告)日：2015-12-23
申请号：EP14305954.1
申请日：2014-06-20
申请人： Secure-IC SAS
发明人： Guilley, Sylvain , Porteboeuf, Thibault
IPC分类号： G06F21/54
摘要： According to the invention, there is provided a computer implemented method for controlling dynamically the execution of a code by a processing system, said execution being described by a control flow graph comprising a plurality of basic blocks composed of at least an input node and an output node, a transition in the control flow graph corresponding to a link between an output node of origin belonging to a first basic block and an input node of a second basic block, a plurality of initialization vectors being associated to the output nodes at the time of generating the code, an a priori control word being associated to each input node which is linked to the same output node of origin according the control flow graph, said a priori control word being precomputed at the time of generating the code by applying a predefined deterministic function F to the initialization vector associated to its output node of origin, the following steps being applied once the execution of the output node belonging to a first basic block is terminated and at the time of executing the input node of a second basic block: providing (300) the a priori control word associated to the input node of the second basic block; providing (301) the initialization vector associated to the output node of the first basic block; determining (302) an a posteriori control word by applying to the provided initialization vector the same function F which has been used for generating the a priori control word; determining (303, 304) if the a priori control word matches with the a posteriori control word, a forbidden transition in respect to the control flow graph being otherwise detected (305).
摘要翻译：根据本发明，提供了一种用于由处理系统动态地控制代码的执行的计算机实现的方法，所述执行由包括至少由输入节点和输出组成的多个基本块的控制流程图描述节点，对应于属于第一基本块的源的输出节点与第二基本块的输入节点之间的链接的控制流程图中的转换，多个初始化向量与第一基本块的输出节点相关联生成所述代码，所述先验控制字与根据所述控制流程图链接到相同的原始输出节点的每个输入节点相关联，所述先验控制字在通过应用预定义的确定性方式在生成所述代码时被预先计算函数F到与其输出节点的原始关联的初始化向量，执行输出节点后应用以下步骤属于第一基本块的终端，并且在执行第二基本块的输入节点时：提供（300）与第二基本块的输入节点相关联的先验控制字; 提供（301）与第一基本块的输出节点相关联的初始化向量; 通过向所提供的初始化向量应用已经用于产生先验控制字的相同函数F来确定（302）后验控制字; 如果先验控制字与后验控制字相匹配，则确定（303,304）相对于另外检测到的控制流程图的禁止转换（305）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式