专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP1710805A1 Dispositif de mémoire SRAM avec remise à zéro instantée et procédé correspondant de remise à zéro instantée 有权
标题翻译：与即时归零即时归零和相应的方法SRAM存储器装置
公开(公告)号：EP1710805A1
公开(公告)日：2006-10-11
申请号：EP06290492.5
申请日：2006-03-29
申请人： STMICROELECTRONICS SA
发明人： Schoellkopf, Jean-Pierre
IPC分类号： G11C7/00
CPC分类号： G11C7/20 , G11C11/412 , Y10S257/901 , Y10S257/903
摘要： Le dispositif de mémoire statique comprend au moins une cellule-mémoire (CEL) à deux inverseurs CMOS couplés de façon croisée et destinés à être connectés entre une première tension et une deuxième tension. Le substrat du transistor NMOS (TNI)d'un premier inverseur est électriquement isolé du substrat du transistor NMOS (TN2) du deuxième inverseur, les deux substrats étant aptes à être polarisés avec la première tension (GND).Des moyens (MC, IVC) de remise à zéro instantanée de la cellule sont aptes à porter temporairement à ladite deuxième tension (VDD) la polarisation du substrat du transistor NMOS du premier inverseur.
摘要翻译：该装置具有另一个逆变器的两个CMOS反相器，其中，一个逆变器具有到NMOS晶体管（TN1）与来自NMOS晶体管的衬底电绝缘的衬底（TN 2）。衬底被偏置以接地电压。控制单元（MC）开在具有存储单元（CEL）的集成电路的接触柱（PLT）低状态逻辑信号，以清除快闪单元。所述单元（MC）改变晶体管（TN1）到电源电压（VDD）的基板的极化，并具有连接所述晶体管（TN1）的基板的控制NOT门（IVC）和螺柱。因此独立claimsoft包括用于闪光清除存储器装置的方法。

2. 发明公开

EP0949667A1 Cellule mémoire électriquement programmable 审中-公开
标题翻译： Elektrisch programmierbare Speicherzelle
公开(公告)号：EP0949667A1
公开(公告)日：1999-10-13
申请号：EP99410021.2
申请日：1999-03-26
申请人： STMicroelectronics SA
发明人： Borel, Joseph , Schoellkopf, Jean-Pierre , Papadas, Constantin
IPC分类号： H01L21/336 , H01L29/788
CPC分类号： H01L29/66825 , H01L29/42332
摘要： L'invention concerne un procédé de fabrication d'une cellule mémoire électriquement programmable à grille flottante latérale par rapport à la grille de commande, comprenant les étapes consistant à former une grille de commande isolée (4) sur une zone active ; former une couche mince isolante (5) autour de la grille de commande ; déposer successivement une couche mince d'un matériau conducteur (21) et une couche d'un matériau isolant ; graver de façon anisotrope le matériau isolant pour former des espaceurs (23, 24) de ce matériau ; et éliminer les parties de la couche mince conductrice (21) non revêtues des espaceurs.
摘要翻译：具有横向偏移的浮动栅极的存储单元在控制栅极侧壁上的绝缘间隔物下方具有导电薄膜。还包括用于生产电可编程存储器单元的独立权利要求，其中浮动栅极通过以下方式横向偏移于控制栅极：（a）在有源区上形成绝缘控制栅极（4）; （b）在所述控制栅极周围形成绝缘薄膜（5）; （c）沉积导电薄膜; （d）沉积和各向异性地蚀刻绝缘层以形成间隔物（23,24）; 和（e）消除未被间隔物覆盖的导电薄膜的部分。

3. 发明公开

EP2309281A1 Bascule à phase d'horloge unique et à puissance dynamique réduite. 审中-公开
标题翻译： Einteiliger Uhr-Phasenkippschalter mit reduzierter dynamischer Leistung
公开(公告)号：EP2309281A1
公开(公告)日：2011-04-13
申请号：EP10186838.8
申请日：2010-10-07
申请人： STMicroelectronics SA
发明人： Firmin, Fabian , Clerc, Sylvain , Schoellkopf, Jean-Pierre , Abouzeid, Fady
IPC分类号： G01R31/3185 , H03K3/037 , H03K3/3562
CPC分类号： H03K3/0372 , H03K3/356156 , H03K3/35625
摘要： Cette bascule comprenant un premier étage maître de verrouillage de données (B2), un deuxième étage esclave de verrouillage de données (B3) et un circuit multiplexeur (B1) d'entrée recevant en entrée des données à verrouiller dans la bascule.
Le multiplexeur (B1) est à phase d'horloge (Cp) unique. Le premier étage maître (B2) est cadencé à partir d'une certaine phase d'horloge (Cp) alors que le deuxième étage (B3) est cadencé à partir d'une autre phase d'horloge.
摘要翻译：触发器具有主数据锁定级，即存储器锁定块（B2），从属数据锁定级，即另一存储器锁定块（B3），以及接收要锁定在触发器中的数据的复用器块（B1）在输入。多路复用器块由单个时钟信号（CP）控制。存储器锁定块由相应的时钟信号相位计时。后一个存储器锁定块在存储级的输入中具有存储级（BS1）和反相器（IV1），即金属氧化物半导体反相器。

4. 发明授权

EP1710805B1 Dispositif de mémoire SRAM avec remise à zéro instantanée et procédé correspondant de remise à zéro instantanée 有权
标题翻译：与即时归零即时归零和相应的方法SRAM存储器装置
公开(公告)号：EP1710805B1
公开(公告)日：2007-09-26
申请号：EP06290492.5
申请日：2006-03-29
申请人： STMICROELECTRONICS SA
发明人： Schoellkopf, Jean-Pierre
IPC分类号： G11C7/00
CPC分类号： G11C7/20 , G11C11/412 , Y10S257/901 , Y10S257/903

5. 发明公开

EP1691373A1 Dispositif semi-conducteur de mémoire morte et procédé de programmation correspondant 审中-公开
标题翻译： ROM-Halbleiterspeicher和Programmierverfahren
公开(公告)号：EP1691373A1
公开(公告)日：2006-08-16
申请号：EP06290145.9
申请日：2006-01-24
申请人： STMicroelectronics SA
发明人： Schoellkopf, Jean-Pierre
IPC分类号： G11C17/10 , H01L21/8246
CPC分类号： G11C17/10 , Y10S257/91
摘要： Une cellule semi-conductrice comporte au sein d'une région de substrat quatre zones actives (Z1-Z4) mutuellement isolées latéralement, la première zone active étant destinée à être reliée à une première tension (VDD), la deuxième zone active, d'un type de conductivité opposé à celui de la première zone active, étant destinée à être reliée à une deuxième tension (GND), les troisième et quatrième zones actives (Z3-Z4) étant mutuellement reliées par une connexion de raccordement (P34) électriquement conductrice et extérieure au substrat. On définit la valeur de l'information binaire par une implantation de type choisi dans une partie (CSA) prédéterminée de la région de substrat (SB) ou dans les troisième et quatrième zones actives (Z3-Z4).
摘要翻译：该器件具有在衬底内相互隔离的4个有源区（Z1-Z4）的单元。邻近基板的导电连接（P34）连接区域（Z3，Z4）。半导体电连接基于单元中的二进制数据的逻辑值将区域（Z3，Z4）中的一个连接到区域（Z1，Z2）之一。半导体电隔离将区域（Z3，Z4）与各个区域（Z1，Z2）隔离。区域（Z1，Z2）分别连接到电源电压和接地。还包括以下独立权利要求：（1）读取存储在存储器件单元中的二进制数据的逻辑值的方法（2）一种对存储器件单元中的二进制数据进行编程的方法。

6. 发明公开

EP1011136A1 Procédé de réalisation d'une résistance dans un circuit intégré et dispositif intégré correspondant de mémoire vive statique à quatre transistors et deux résistances 审中-公开
标题翻译：一种用于集成电阻的实现和集成电路用由4个晶体管和电阻器2静态存储器处理
公开(公告)号：EP1011136A1
公开(公告)日：2000-06-21
申请号：EP99403122.7
申请日：1999-12-13
申请人： STMicroelectronics SA , FRANCE TELECOM
发明人： Schoellkopf, Jean-Pierre , Gayet, Philippe
IPC分类号： H01L21/768
CPC分类号： H01L28/20 , H01L23/5228 , H01L2924/0002 , H01L2924/00
摘要： Dans le dispositif intégré de mémoire vive statique à quatre transistors et deux résistances, les quatre transistors sont réalisés dans un substrat semi-conducteur et mutuellement interconnectés par une couche d'interconnexion locale (M0) située sous un premier niveau de métallisation (M1) et formant au dessus du substrat un niveau de métallisation de base (M0). Les deux résistances s'étendent au contact d'une partie (LIL1, LIL2) de la couche d'interconnexion locale entre le niveau de métallisation de base (M0) et le premier niveau de métallisation (M1).
摘要翻译：四个晶体管在半导体基板形成，并通过下面的第一金属化层（M1）位于局部互连层（M0）互连。两个termoresistencias（LIL1，LIL2）提供金属化层（M0）和所述第一金属化层（M1）之间的局部互连层。独立claimsoft包括用于：（1）设置在金属化的两个层面形成集成电路的方法

7. 发明公开

EP0915480A2 Point mémoire MOS 有权
标题翻译：非易失性存储器MOS
公开(公告)号：EP0915480A2
公开(公告)日：1999-05-12
申请号：EP98410119.6
申请日：1998-10-16
申请人： STMicroelectronics SA
发明人： Papadas, Constantin , Schoellkopf, Jean-Pierre
IPC分类号： G11C17/16
CPC分类号： G11C17/16
摘要： L'invention concerne l'utilisation d'un transistor MOS classique comme point mémoire dans laquelle, pendant la programmation, le caisson (1) du transistor MOS est connecté à un potentiel de référence, le drain (5) et la source (4) sont connectés à une source de courant (-Vpp, I) propre à polariser les jonctions de drain et de source en inverse et en avalanche de telle façon que la zone de charge d'espace s'étende sur toute la longueur du canal, la grille (6) est mise au potentiel de référence si le point mémoire ne doit pas être programmé et à un potentiel distinct si le point mémoire doit être programmé ; et pendant la lecture, des moyens sont prévus pour détecter un état de haute ou de basse impédance entre grille et caisson.

8. 发明公开

EP1059669A1 Dispositif semiconducteur intégré de mémoire morte 审中-公开
标题翻译： Integriertes Halbleiter-Festwertspeicherbauelement
公开(公告)号：EP1059669A1
公开(公告)日：2000-12-13
申请号：EP00401564.0
申请日：2000-06-02
申请人： STMicroelectronics SA
发明人： Schoellkopf, Jean-Pierre
IPC分类号： H01L27/112 , G11C11/56 , G11C8/00
CPC分类号： H01L27/11226 , G11C7/18 , G11C11/56 , G11C11/5692 , G11C16/24 , G11C2211/5617 , H01L27/112
摘要： Le dispositif semiconducteur intégré de mémoire morte comprend au moins une cellule-mémoire CM1 comportant un transistor de mémorisation T1 réalisé au sein d'un substrat semiconducteur et dont la source S1 est reliée à la masse, une ligne de mot WL12 reliée à la grille G1 du transistor, et plusieurs lignes de bits BL0, BL1, BL2 dont l'une au plus est reliée au drain D1 du transistor.
摘要翻译：只读存储单元（CM1）在半导体衬底中具有存储晶体管。源极（S1）连接到地，第一金属化线（WL12）到栅极（G1）和若干辅助金属线（BL0，BL1，BL2）连接到晶体管的漏极（D1）。

9. 发明公开

EP0938095A1 Mémoire programmable non-volatile et procédé de programmation d'une telle mémoire 有权
标题翻译：程序员计算机程序员
公开(公告)号：EP0938095A1
公开(公告)日：1999-08-25
申请号：EP99410010.5
申请日：1999-02-19
申请人： STMicroelectronics SA
发明人： Schoellkopf, Jean-Pierre
IPC分类号： G11C8/00 , G11C16/06
CPC分类号： G11C8/00 , G11C16/10
摘要： L'invention concerne une mémoire non-volatile programmable comprenant une pluralité de rangées mémoire accessibles par un bus d'adresses (A), le nombre (m+n) de rangées étant supérieur au nombre (m) d'adresses utilisées sur le bus d'adresses, et des moyens pour associer des rangées choisies de la mémoire (1') à des adresses respectives, lesdits moyens comprenant une mémoire associative (4) ayant un emplacement programmable pour chaque rangée mémoire, ledit emplacement ayant un champ d'adresse (AF) et deux bits d'états (V, U), et étant prévu pour, en lecture, sélectionner sa rangée mémoire respective lorsqu'il contient l'adresse présente sur le bus d'adresses et que les deux bits d'états sont respectivement à un état inactif et actif.
摘要翻译：该方法提出寻址系统，其增加对于给定范围的冗余可能的重新编程的数量。地址字段允许使用具有非活动状态和活动状态的地址来选择存储器范围，从而允许已经编程的线的重用。

10. 发明公开

EP0915480A3 Point mémoire MOS 有权
标题翻译： MOS记忆点
公开(公告)号：EP0915480A3
公开(公告)日：1999-05-19
申请号：EP98410119.6
申请日：1998-10-16
申请人： STMicroelectronics SA
发明人： Papadas, Constantin , Schoellkopf, Jean-Pierre
IPC分类号： G11C17/16
CPC分类号： G11C17/16
摘要： L'invention concerne l'utilisation d'un transistor MOS classique comme point mémoire dans laquelle, pendant la programmation, le caisson (1) du transistor MOS est connecté à un potentiel de référence, le drain (5) et la source (4) sont connectés à une source de courant (-Vpp, I) propre à polariser les jonctions de drain et de source en inverse et en avalanche de telle façon que la zone de charge d'espace s'étende sur toute la longueur du canal, la grille (6) est mise au potentiel de référence si le point mémoire ne doit pas être programmé et à un potentiel distinct si le point mémoire doit être programmé ; et pendant la lecture, des moyens sont prévus pour détecter un état de haute ou de basse impédance entre grille et caisson.
摘要翻译：本发明涉及使用常规MOS晶体管作为存储点，其中在编程期间，MOS晶体管的盒子（1）连接到参考电位，漏极（5）和源极（4）连接到能够以反向和雪崩方式偏置漏极和源极结的电流源（-Vpp，I），使得空间电荷区在整个沟道长度上延伸; 如果存储点不被编程，门电路（6）被设置为参考电位，并且如果存储点被编程则门电路（6）被设置为不同的电位; 并且在读取期间，提供用于检测门和盒之间的高阻抗或低阻抗的状态的装置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式