专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明公开

EP0762635A3 Stromtreiberschaltung mit Querstromregelung 失效
标题翻译：用横流式控制电流驱动电路
公开(公告)号：EP0762635A3
公开(公告)日：1999-03-31
申请号：EP96114085.2
申请日：1996-09-03
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Punzenberger, Manfred, Dipl.-Ing.
IPC分类号： H03F3/45 , H03F3/30
CPC分类号： H03F3/3001 , G05F3/242
摘要： Eine Stromtreiberschaltung mit Querstromregelung enthält eine CMOS-Ausgangstreiberstufe (M1, M2). Jedem Ausgangstransistor (M1, M2) ist ein gate- und sourcegekoppelter Stromabfragetransistor (M3, M4) zugeordnet. Von den durch die Stromabfragetransistoren fließenden Strömen werden Steuersignale abgeleitet, durch die ein erster Zweig eines Differenzverstärkers angesteuert wird. Dessen zweiter Zweig wird von einem Referenzsignal gesteuert. In die Ausgangskreise des Differenzverstärkers sind Eingangszweige (M15, M16) je eines Stromspiegels geschaltet, deren Ausgangszweige gate- und sourcegekoppelte Transistoren (M5, M6) zum Anschluß eines Eingangssignals (Vin) enthalten. Die Mittelabgriffe der Ausgangszweige dieser Stromspiegel dienen zur Ansteuerung je eines der Ausgangstransistoren (M1, M2). Die Stromtreiberschaltung weist einen hohen Ausgangsspannungshub bei geringflächigen Ausgangstransistoren (M1, M2) auf und kann mit niedriger Versorgungsspannung betrieben werden.

22. 发明公开

EP0778966A4 LOW POWER REGENERATIVE FEEDBACK DEVICE AND METHOD 失效
标题翻译：可再生RÜCHKOPPLUNG和低维护LEIS消费和程序ZUGEHÄRIGESDEVICE
公开(公告)号：EP0778966A4
公开(公告)日：1998-10-28
申请号：EP96911404
申请日：1996-03-26
申请人： MOTOROLA INC
发明人： GROSSPIETSCH JOHN , ST ANGEL LINDO
IPC分类号： G05F3/24 , G05F3/02
CPC分类号： G05F3/242
摘要： A low power regenerative feedback device (301) and method automatically increases bias current during positive large-signal slewing, enabling output to change faster. The device includes a voltage transforming unit (302), adaptive regenerative feedback circuitry (304) and an output stage (309). When the device is not in a positive slew, bias currents are unchanged, providing a low standby current. Since regenerative feedback is internal and automatic to the device, current is increased only for the device driving an active column of an LCD panel. Thus, the present invention is power efficient. In addition, the AC response of the device is preserved because the device utilizes a regenerative feedback circuit (304) that does not add appreciable excess phase shift. The device achieves an output that switches readily from positive supply to negative supply.

23. 发明公开

EP0846997A2 Integrated circuit actively biasing the threshold voltage of transistors and related methods 失效
标题翻译：晶体管主动地偏置半导体集成电路和相关联的方法的阈值电压
公开(公告)号：EP0846997A2
公开(公告)日：1998-06-10
申请号：EP97309488.1
申请日：1997-11-25
申请人： SGS-THOMSON MICROELECTRONICS, INC.
发明人： Siucheong So, Jason , Chan, Tsiu Chiu
IPC分类号： G05F3/24
CPC分类号： G05F3/242
摘要： An integrated circuit includes a plurality of MOSFETs having channels of a first conductivity type, and having active control of an effective threshold voltage of the MOSFETs to be less than an absolute value of an initial threshold voltage. In this embodiment, a first MOSFET has a channel of the first conductivity type, and a second MOSFET is connected to the first MOSFET and has a channel of a second conductivity type. The second MOSFET is preferably biased to a pinch-off region and cooperates with the first MOSFET for generating a control signal related to an effective threshold voltage of the first MOSFET. Moreover, the circuit preferably generates a bias voltage to the plurality of MOSFETs and to the first MOSFET based upon the control signal to set an effective threshold voltage of the plurality of MOSFETs to have an absolute value less than an absolute value of the initial threshold voltage and, more preferably, to a reference voltage. Accordingly, lower supply voltages can be readily accommodated. In another embodiment, the biasing is only provided to activated circuit portions. Method aspects of the invention are also disclosed.
摘要翻译：一种集成电路，包括：具有第一导电类型的信道，以及具有该MOSFET的有效阈值电压的主动控制为小于初始阈值电压的绝对值MOSFET的复数。在此，实施例的第一MOSFET具有第一导电类型的沟道，以及第二MOSFET被连接到第一MOSFET和具有第二导电类型的沟道。第二MOSFET是优选偏置到夹断区，并与用于产生在所述第一MOSFET的有效阈值电压相关的控制信号中的第一MOSFET配合。更上方，该电路优选地基因率偏置电压的MOSFET的多元性并基于所述控制信号来设定MOSFET的多个有效阈值电压的第一MOSFET具有绝对值小于初始阈值电压的绝对值并且，更优选，为参考电压。因此，较低的电源电压可以容易地适应。在另一个，本实施例的偏置仅被提供给激活电路部分。本发明的方法方面因此是游离缺失盘。

24. 发明公开

EP0827604A1 KONSTANTSTROMQUELLE MIT EINER EEPROM-ZELLE 失效
标题翻译： WITH A EEPROM单元恒定电源
公开(公告)号：EP0827604A1
公开(公告)日：1998-03-11
申请号：EP96913455.0
申请日：1996-05-02
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： ZETTLER, Thomas
IPC分类号： G05F3 , G11C16 , H01L27 , H01L29
CPC分类号： G05F3/242 , G11C16/30 , H01L27/115 , H01L29/7885 , H01L2924/0002 , H01L2924/00
摘要： A constant current source with a MOSFET, the drain terminal (D) of which is connected to a first terminal of the current source and the source terminal (S) and the control gate terminal (SG) of which are connected to a second current source terminal, in which between the control gate (SG) and the channel (K) of the FET there is a floating gate (FG) with a charge of the charge carrier type opposite to the channel type of the FET.

25. 发明授权

EP0414434B1 Semiconductor integrated circuit including an intrinsic MOS transistor for generating a reference voltage 失效
标题翻译：与本征MOS晶体管的半导体集成电路，用于产生一个基准电压
公开(公告)号：EP0414434B1
公开(公告)日：1997-11-26
申请号：EP90308922.5
申请日：1990-08-14
申请人： Kabushiki Kaisha Toshiba
发明人： Nagai, Takeshi, c/o Intellectual Property Div. , Fujii, Syuso, c/o Intellectual Property Div.
IPC分类号： H01L27/02
CPC分类号： H01L27/0218 , G05F3/242

26. 发明公开

EP0785494A2 Constant voltage generating circuit 失效
标题翻译： Konstantspannungsschaltung
公开(公告)号：EP0785494A2
公开(公告)日：1997-07-23
申请号：EP97102441.9
申请日：1992-07-24
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Atsumi, Shigeru , Banba, Hironori
IPC分类号： G05F3/24 , G05F3/26
CPC分类号： G05F3/242 , G05F3/262 , G11C5/147 , G11C16/10 , G11C16/30
摘要： The circuit (20) comprises a reference potential-generation circuit (21), a differential amplifier (22), and a feedback circuit (23). The reference potential-generation circuit (21) generates a reference potential (VR) substantially equal to the upper limit of that high level of each of the bit lines (13) which is assumed at the time of writing. The differential amplifier (22) has an input terminal to be supplied with the reference potential (VR). A write voltage (SW or Vpp) serving as an operation voltage is applied to the amplifier (22). The feedback circuit (23) is connected between the other input terminal and output terminal of the differential amplifier (22). The feedback circuit (23) generates, under the control of the differential amplifier (22), a write control voltage (VA) higher than the reference potential (VR) by the threshold voltage of the writing transistor (15), and applies the write control voltage (VA) to the gate of the writing transistor (15). Also, the feedback circuit (23) feeds a voltage (VB) obtained by reducing the write control voltage (VA), back to the other input terminal of the differential amplifier (22).
摘要翻译：电路（20）包括参考电位产生电路（21），差分放大器（22）和反馈电路（23）。参考电位产生电路（21）产生基本上等于写入时假设的每个位线（13）的高电平的上限的参考电位（VR）。差分放大器（22）具有要被提供参考电位（VR）的输入端。作为工作电压的写入电压（SW或Vpp）被施加到放大器（22）。反馈电路（23）连接在差分放大器（22）的另一个输入端子和输出端子之间。反馈电路（23）在差分放大器（22）的控制下，通过写入晶体管（15）的阈值电压产生高于基准电位（VR）的写入控制电压（VA），并且将写入对写入晶体管（15）的栅极的控制电压（VA）。此外，反馈电路（23）将通过将写入控制电压（VA）减小而获得的电压（VB）馈送到差分放大器（22）的另一个输入端子。

27. 发明公开

EP0735453A2 A delay circuit and method 失效
标题翻译： Verzögerungsschaltung和Verfahren
公开(公告)号：EP0735453A2
公开(公告)日：1996-10-02
申请号：EP96302064.9
申请日：1996-03-26
申请人： SGS-THOMSON MICROELECTRONICS, INC.
发明人： Phillips, William A. , Paparo, Mario , Capocelli, Piero
IPC分类号： G05F3/00 , H03K17/22
CPC分类号： H03K5/133 , G05F3/242
摘要： A reduced area delay circuit (40) and method are disclosed. The delay circuit uses a constant current source and a constant current drain to charge and discharge a capacitor (56) and thus control the delay time of the delay circuit. The constant current source and drain can be implemented using current mirrors formed by configuring MOSFET transistors (42,46,52,54) in a common source configuration. The delay circuit method includes the steps of receiving an input signal, delaying the input signal by using a constant current source or drain in combination with a capacitor (56), and then buffering the voltage on the capacitor using two inverters (58,60;62,64). A programmable delay circuit is also disclosed by adding additional pairs of current mirrors to the delay circuit and selectively enabling the pairs to adjust the delay time.
摘要翻译：公开了一种缩小面积延迟电路（40）和方法。延迟电路使用恒流源和恒流漏极来对电容器（56）进行充电和放电，从而控制延迟电路的延迟时间。可以使用通过在公共源配置中配置MOSFET晶体管（42,46,52,54）而形成的电流镜来实现恒流源和漏极。延迟电路方法包括以下步骤：接收输入信号，通过与电容器（56）结合使用恒流源或漏极延迟输入信号，然后使用两个反相器（58,60; 62,64）。还公开了一种可编程延迟电路，通过向延迟电路增加额外的电流镜对，并且有选择地使得对可以调整延迟时间。

28. 发明公开

EP0724295A1 SOI-type semiconductor device with variable threshold voltages 失效
标题翻译： SOI-Halbleiteranordnung mitveränderlichenSchwellwert-Spannungen
公开(公告)号：EP0724295A1
公开(公告)日：1996-07-31
申请号：EP96101124.4
申请日：1996-01-26
申请人： NEC CORPORATION
发明人： Okumura, Koichiro, c/o NEC Corporation , Kurosawa, Susumu, c/o NEC Corporation
IPC分类号： H01L27/02 , H01L27/12
CPC分类号： H01L27/1203 , G05F3/242 , H01L27/0218 , H01L29/78615 , H03K19/0016 , H03K2217/0018 , Y10S257/901 , Y10T307/615
摘要： In an SOI-type semiconductor device, a power supply voltage (V DD ) is applied to back gates of P-channel MOS transistors in a standby mode, and a voltage lower than the power supply voltage is applied to the back gates of the P-channel MOS transistors in an active mode. A ground voltage (GND) is applied to back gates of N-channel MOS transistors in the standby mode, and a voltage higher than the ground voltage is applied to the back gates of the N-channel MOS transistors in an active mode.
摘要翻译：在SOI型半导体器件中，在待机状态下，对P沟道MOS晶体管的背栅施加电源电压（VDD），将低于电源电压的电压施加到P- 通道MOS晶体管处于活动模式。在待机模式下，对N沟道MOS晶体管的背栅施加接地电压（GND），并且在主动模式下，将高于接地电压的电压施加到N沟道MOS晶体管的背栅极。

29. 发明公开

EP0720079A1 Threshold voltage extracting method and circuit using the same 失效
标题翻译： Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren
公开(公告)号：EP0720079A1
公开(公告)日：1996-07-03
申请号：EP94830595.8
申请日：1994-12-30
申请人： CO.RI.M.ME.
发明人： Bruno, Dario , Giacalone, Biagio , Manaresi, Nicolò , Gnudi, Antonio
IPC分类号： G05F3/24 , G05F3/26
CPC分类号： G05F3/242 , G05F3/262
摘要： The transistor threshold extraction circuit in accordance with the present invention has an output (OT) and comprises:

a) at least two transistors (M1, M2) of the same type having respectively two control terminals (G1, G2) and having essentially the same threshold with each of said two transistors (M1, M2) also having a first (S1, S2) and a second (D1, D2) main conduction terminal,
b) a current mirror (MC) having at least two input-output terminals (IM, OM) with said two terminals (IM, OM) coupled respectively to said two transistors (M1, M2) so as to supply to them the bias currents,
c) a voltage generator (VG) connected between said two control terminals (G1, G2), and
d) a feedback path (FP) between said control terminals (G1, G2) and one (OM) of said input-output terminals.

The output (OT) is coupled to one (G2) of said control terminals.
摘要翻译：根据本发明的晶体管阈值提取电路具有输出（OT），包括：a）相同类型的至少两个晶体管（M1，M2）分别具有两个控制端（G1，G2）并具有基本相同所述两个晶体管（M1，M2）中的每一个也具有第一（S1，S2）和第二（D1，D2）主导体端子，b）具有至少两个输入输出端子的电流镜（MC）所述两个端子（IM，OM）分别耦合到所述两个晶体管（M1，M2），以向它们提供偏置电流; c）电压发生器（VG），连接在所述两个控制端子，G2），以及d）所述控制端子（G1，G2）和所述输入 - 输出端子的一个（OM）之间的反馈路径（FP）。输出（OT）耦合到所述控制端的一个（G2）。

30. 发明公开

EP0623998A1 Schaltungsanordnung zur Erzeugung zweier komplementärer Signale 失效
标题翻译：用于产生两个互补信号的电路装置。
公开(公告)号：EP0623998A1
公开(公告)日：1994-11-09
申请号：EP94106766.2
申请日：1994-04-29
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Draxelmayr, Dieter, Dr. Dipl.-Ing.
IPC分类号： H03K5/15
CPC分类号： G05F3/242 , H03K3/35606 , H03K3/356156 , H03K5/151 , H03K17/165 , H03K17/693
摘要： Zur Erzeugung zweier exakt komplementärer Signale werden ein Signal und ein dazu invertiertes Signal über je einen taktgesteuerten Transfertransistor (TN1,TN2) an je einen Inverter (I1,I2) gelegt, die kreuzweise aufeinander rückgekoppelt sind. Die Schaltschwellen der beiden Inverter liegen unterhalb des Mittenpotentials der die Inverter versorgenden Spannung. Ein jedem Inverter nachgeschalteter Auskoppelinverter (I₃,I₄) ermöglicht eine optimale Anpassung an die konkrete Last. Die Schaltung wird vorzugsweise zur Konvertierung von Stromquellenschaltern eingesetzt, beispielsweise in einen Digital-Analog-Umsetzer.
摘要翻译：用于精确地产生两个互补信号，一个信号，并经由连接到相应的逆变器（I1，I2）的相应的时钟控制的传输晶体管（TN1，TN2）倒到其上的信号被放置，这被反馈横向彼此。两个反相器的开关阈值低于所述逆变器提供电压的中心电势。一个每个逆变器下游Auskoppelinverter（I3，I4）允许最佳地适应于特定负载。所述电路优选地用于转换电源开关，例如在一个数字 - 模拟转换器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式