专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明授权

EP0785494B1 Constant voltage generating circuit 失效
标题翻译：恒压电路
公开(公告)号：EP0785494B1
公开(公告)日：1999-11-24
申请号：EP97102441.9
申请日：1992-07-24
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Atsumi, Shigeru , Banba, Hironori
IPC分类号： G05F3/24 , G05F3/26
CPC分类号： G05F3/242 , G05F3/262 , G11C5/147 , G11C16/10 , G11C16/30

22. 发明公开

EP0925534A1 COMPENSATION NETWORK FOR PINCH OFF SENSITIVE CIRCUITS 失效
标题翻译：补偿网络的闭锁断开敏感电路
公开(公告)号：EP0925534A1
公开(公告)日：1999-06-30
申请号：EP97940782.0
申请日：1997-09-04
申请人： THE WHITAKER CORPORATION
发明人： SCHWAB, Paul, J. , STRUBLE, Wayne, M.
IPC分类号： G05F3 , H03H11
CPC分类号： G05F3/242 , H03H11/245
摘要： A control circuit is provided that can be used to compensate for pinch off voltage sensitive circuits. The control circuit comprises a control FET (26) having a gate (27), a drain (29), and a source (28). The control FET source (28) is connected to a tracking potential (23) through control FET source resistor (31) in series with a constant voltage drop element (32). A control voltage input (22) is applied to the control FET drain (29). A current flow through the control FET (26) results in a transfer function that is substantially linear for linear changes in control voltage input below a voltage pinch off value of the control FET (26). As the voltage control output (23) approaches the pinch off voltage value of the control FET (26), smaller changes in control voltage output (23) are realized for the same change in control voltage input (22).
摘要翻译：提供了一个控制电路，可以用来补偿夹断电压敏感电路。控制电路包括具有栅极（27），漏极（29）和源极（28）的控制FET（26）。控制FET源28通过控制FET源电阻31与恒压降元件32串联连接到跟踪电位23。控制电压输入（22）被施加到控制FET漏极（29）。流过控制FET（26）的电流导致对于控制电压输入的线性变化在控制FET（26）的电压夹断值以下基本为线性的传递函数。当电压控制输出（23）接近控制FET（26）的夹断电压值时，对于控制电压输入（22）中的相同改变实现控制电压输出（23）中的较小改变。

23. 发明公开

EP0919020A2 VOLTAGE DIVIDER CIRCUIT 失效
标题翻译：分压器电路
公开(公告)号：EP0919020A2
公开(公告)日：1999-06-02
申请号：EP98913995.0
申请日：1998-04-27
申请人： Koninklijke Philips Electronics N.V.
发明人： WOMACK, Richard, H.
IPC分类号： G05F3
CPC分类号： G05F3/242
摘要： A voltage divider is protected from current paths created by parasitic devices. The voltage divider includes a first string of diode-connected MOS transistors and a second string of diode-connected MOS transistors. A substrate bias terminal of each transistor in the first string is coupled to a substrate bias terminal of a corresponding transistor in the second string. The first string of transistors provides an output voltage which is protected from current paths created by parasitic devices.

24. 发明公开

EP0846997A3 Integrated circuit actively biasing the threshold voltage of transistors and related methods 失效
标题翻译：晶体管主动地偏置半导体集成电路和相关联的方法的阈值电压
公开(公告)号：EP0846997A3
公开(公告)日：1999-02-10
申请号：EP97309488.1
申请日：1997-11-25
申请人： SGS-THOMSON MICROELECTRONICS, INC.
发明人： Siucheong So, Jason , Chan, Tsiu Chiu
IPC分类号： G05F3/24
CPC分类号： G05F3/242
摘要： An integrated circuit includes a plurality of MOSFETs having channels of a first conductivity type, and having active control of an effective threshold voltage of the MOSFETs to be less than an absolute value of an initial threshold voltage. In this embodiment, a first MOSFET has a channel of the first conductivity type, and a second MOSFET is connected to the first MOSFET and has a channel of a second conductivity type. The second MOSFET is preferably biased to a pinch-off region and cooperates with the first MOSFET for generating a control signal related to an effective threshold voltage of the first MOSFET. Moreover, the circuit preferably generates a bias voltage to the plurality of MOSFETs and to the first MOSFET based upon the control signal to set an effective threshold voltage of the plurality of MOSFETs to have an absolute value less than an absolute value of the initial threshold voltage and, more preferably, to a reference voltage. Accordingly, lower supply voltages can be readily accommodated. In another embodiment, the biasing is only provided to activated circuit portions. Method aspects of the invention are also disclosed.

25. 发明公开

EP0851332A2 A voltage regulator 失效
标题翻译： Spannungsregler
公开(公告)号：EP0851332A2
公开(公告)日：1998-07-01
申请号：EP97310344.3
申请日：1997-12-19
申请人： Texas Instruments Incorporated
发明人： Corsi, Marco , Borden, Robert B. , Kay, Michael R. , Salamina, Nicolas , Rincon, Gabriel A.
IPC分类号： G05F3/24 , G05F3/26
CPC分类号： G05F3/242 , G05F3/267
摘要： A voltage regulator circuit includes: a first MOS transistor 12 coupled between a voltage supply line and an output node 44, the first MOS transistor 12 providing a stable voltage on the output node 44; a source follower 24 coupled to a gate of the first MOS transistor 12; an amplifier 38 coupled to a gate of the source follower 24 for controlling the response of the first MOS transistor 12; negative feedback circuitry coupled between the output node 44 and the amplifier 38, the feedback circuitry providing feedback to the amplifier 38; a current conveyer 46 coupled to the first MOS transistor 12; and positive feedback circuitry 26 coupled between the current conveyer 46 and the source follower 24.
摘要翻译：电压调节器电路包括：耦合在电源线和输出节点44之间的第一MOS晶体管12，第一MOS晶体管12在输出节点44上提供稳定的电压; 耦合到第一MOS晶体管12的栅极的源极跟随器24; 耦合到源极跟随器24的栅极的放大器38，用于控制第一MOS晶体管12的响应; 耦合在输出节点44和放大器38之间的负反馈电路，反馈电路向放大器38提供反馈; 耦合到第一MOS晶体管12的电流输送器46; 以及耦合在当前输送器46和源极跟随器24之间的正反馈电路26.

26. 发明公开

EP0821460A3 Stromquelle 失效
标题翻译：电源
公开(公告)号：EP0821460A3
公开(公告)日：1998-04-08
申请号：EP97111124.0
申请日：1997-07-03
申请人： Electrowatt Technology Innovation AG
发明人： Riedel, Friedbert
IPC分类号： H02J1/04
CPC分类号： G05F3/242
摘要： Eine Konstantstromquelle (1) weist einen Stromquellentransistor (T1), einen als Folger arbeitenden Kaskodetransistor (T2), einen Verstärkertransistor (T3), eine interne Stromquelle (2) und drei Schalter S1, S2 und S3 auf. Die Transistoren (T1, T2, T3) sind PMOS Transistoren. Im eingeschalteten Zustand der Konstantstromquelle (1) sind die Schalter S1 und S2 geschlossen und der Schalter S3 geöffnet. In diesem Zustand bilden der Verstärkertransistor (T3), der Kaskodetransistor (T2) und die Stromquelle (2) eine Gegenkopplungsschleife, um das Potential am Drain des Stromquellentransistors (T1) auf einen möglichst konstanten Wert zu regeln. In die Last L wird ein Strom (I p ) eingespeist. Im ausgeschalteten Zustand der Konstantstromquelle (1) sind die Schalter S1 und S2 geöffnet und der Schalter S3 geschlossen. In die Last L wird kein Strom eingespeist. Die Schalter S1 und S3 dienen zum Ein- und Ausschalten der Konstantstromquelle (1), während der Schalter S2 die Einschwingzeit beim Ein- und Ausschalten verkürzt.
摘要翻译：恒流源1具有电流源晶体管T1，跟随级联晶体管T2，放大晶体管T3，内部电流源2和三个开关S1，S2和S3。晶体管（T1，T2，T3）是PMOS晶体管。当恒流源（1）接通时，开关S1和S2闭合，开关S3断开。在此状态下，放大器晶体管（T3），共源共栅晶体管（T2）和电流源（2）形成负反馈回路，以尽可能恒定地控制电流源晶体管（T1）的漏极处的电势。在负载L中，馈入电流（Ip）。在恒流源（1）的断开状态下，开关S1和S2打开，开关S3闭合。没有电力输入负载L. 开关S1和S3用于打开和关闭恒流源（1），而开关S2在接通和关闭时缩短稳定时间。

27. 发明公开

EP0720296A3 Buffer circuit and bias circuit 失效
标题翻译：缓冲电路和偏置电路
公开(公告)号：EP0720296A3
公开(公告)日：1997-04-16
申请号：EP95308445.6
申请日：1995-11-24
申请人： Oki Electric Industry Co., Ltd.
发明人： Tanabe, Tetsuya, Oki Electric Industry Co., Ltd , Tanio, Satoru, Oki Electric Industry Co., Ltd
IPC分类号： H03K19/003 , G05F3/24
CPC分类号： G05F3/242 , G05F3/24 , H03K19/00384 , H03K19/018528
摘要： An object of the present invention is to provide a buffer circuit little sensitive to a deviation from a threshold voltage of each of transistors. In order to achieve the above object, the present invention provides a typical buffer circuit comprising the following components. Namely, the buffer circuit comprises a first transistor having a first terminal connected to a current source, a second terminal connected to a first node and a control electrode connected to a first input terminal; a second transistor having a first terminal connected to the current source, a second terminal connected to a second node and a control electrode connected to a second input terminal; a third transistor having a first terminal connected to a first source node, a second terminal connected to the first node and a control electrode connected to a first output terminal; a fourth transistor having a first terminal connected to the first source node, a second terminal connected to the second node and a control electrode connected to a second output terminal; a fifth transistor having a first terminal connected to the first output terminal, a second terminal connected to the first source node and a control electrode connected to the first node; and a sixth transistor having a first terminal connected to the second output terminal, a second terminal connected to the first source node and a control electrode connected to the second node.

28. 发明公开

EP0762635A2 Stromtreiberschaltung mit Querstromregelung 失效
标题翻译：用横流式控制电流驱动电路
公开(公告)号：EP0762635A2
公开(公告)日：1997-03-12
申请号：EP96114085.2
申请日：1996-09-03
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Punzenberger, Manfred, Dipl.-Ing.
IPC分类号： H03F3/45 , H03F3/30
CPC分类号： H03F3/3001 , G05F3/242
摘要： Eine Stromtreiberschaltung mit Querstromregelung enthält eine CMOS-Ausgangstreiberstufe (M1, M2). Jedem Ausgangstransistor (M1, M2) ist ein gate- und sourcegekoppelter Stromabfragetransistor (M3, M4) zugeordnet. Von den durch die Stromabfragetransistoren fließenden Strömen werden Steuersignale abgeleitet, durch die ein erster Zweig eines Differenzverstärkers angesteuert wird. Dessen zweiter Zweig wird von einem Referenzsignal gesteuert. In die Ausgangskreise des Differenzverstärkers sind Eingangszweige (M15, M16) je eines Stromspiegels geschaltet, deren Ausgangszweige gate- und sourcegekoppelte Transistoren (M5, M6) zum Anschluß eines Eingangssignals (Vin) enthalten. Die Mittelabgriffe der Ausgangszweige dieser Stromspiegel dienen zur Ansteuerung je eines der Ausgangstransistoren (M1, M2). Die Stromtreiberschaltung weist einen hohen Ausgangsspannungshub bei geringflächigen Ausgangstransistoren (M1, M2) auf und kann mit niedriger Versorgungsspannung betrieben werden.
摘要翻译：用横流式调节的电流驱动器电路包括一CMOS输出驱动器级（M1，M2）。各输出晶体管（M1，M2）与栅极和源极耦合的电流检测晶体管（M3，M4）相关联。由差分放大器的第一分支流经电流感测晶体管的流量控制信号的电流的控制为导出。其第二分支由参考信号控制。在连接在每一个电流镜的差分放大器的输入分支（M15，M16）的输出电路，其输出用于连接输入信号（Vin）栅极和源极耦合的分支晶体管（M5，M6）包括在内。电流镜的输出分支的中心抽头被用来控制一个各自的输出晶体管（M1，M2）的。电流驱动电路在低量程输出晶体管（M1，M2）的高输出电压摆动，并且可以与低电源电压下工作。

29. 发明公开

EP0743586A1 Circuit intégré dans lequel certains composants fonctionnels sont amenés à travailler avec une même caractéristique de fonctionnement 失效
标题翻译：要在其中一些设备的集成电路具有同样性能的操作
公开(公告)号：EP0743586A1
公开(公告)日：1996-11-20
申请号：EP96401074.8
申请日：1996-05-15
申请人： C.S.E.M. CENTRE SUISSE D'ELECTRONIQUE ET DE MICROTECHNIQUE SA
发明人： Chevroulet, Michel Alain
IPC分类号： G05F3/26 , G05F3/24
CPC分类号： G05F3/242 , G05F3/262
摘要： Dans ce circuit intégré un générateur de référence central (3) élabore une information de consigne déterminant la caractéristique de fonctionnement devant être commune à certains composants fonctionnels du circuit.
Des moyens (4-1 à 4-n) distribuent cette information parmi des unités du circuit comprenant chacune un composant fonctionnel (2-n).
Dans chaque unité, des moyens locaux d'ajustement (5-n) reçoivent l'information de consigne et élaborent une valeur d'ajustement. Des moyens de correction ajustent la caractéristique de fonctionnement d'un dispositif prévu dans les moyens locaux d'ajustement (5-n), en fonction de la valeur d'ajustement. Le dispositif est placé à proximité du composant fonctionnel et configuré de telle sorte que la caractéristique de fonctionnement qui lui est ainsi imposée, s'impose également à ce composant.
摘要翻译：该集成电路有一个中心基准发生器电路（3）做基因率的一组值，其确定每个地雷部件接收此值的操作特性。设定值信息被分布（4）到所述集成电路上的每个组件（2）也必须强制共同的操作特性。每个组件具有使用设定值的信息，以生成所述校正的适当的相关联的组件其自身的本地校正电路（5）。校正信号被施加到与每个分量相关联的校正电路。组件的各种操作参数可以响应于校正信息来校正。

30. 发明公开

EP0704072A1 APPARATUS AND METHOD FOR ADJUSTING THE THRESHOLD VOLTAGE OF MOS TRANSISTORS 失效
标题翻译：用于调整MOS晶体管的阈值电压的装置和方法
公开(公告)号：EP0704072A1
公开(公告)日：1996-04-03
申请号：EP94912943.0
申请日：1994-04-04
申请人： NATIONAL SEMICONDUCTOR CORPORATION
发明人： MERRILL, Richard, Billings , FARRENKOPF, Doug, Robert
IPC分类号： G05F3 , G11C5 , G11C11
CPC分类号： G11C5/146 , G05F3/242 , H01L2924/0002 , H01L2924/00
摘要： An apparatus and method for adjusting the effective threshold voltage of a MOS transistor is disclosed. Reference voltage generation circuitry is used for generating a first voltage signal. Threshold voltage monitoring circuitry that includes the MOS transistor is used for measuring the effective threshold voltage of the MOS transistor and for generating a second voltage signal. Feedback circuitry compares the first voltage signal to the second voltage signal and adjusts the effective threshold voltage of the MOS transistor so that the first voltage signal is substantially equal to the second voltage signal. The effective threshold voltage of the MOS transistor is adjusted by adjusting its source-body voltage potential. The method includes the steps of generating a first voltage signal, measuring the effective threshold voltage of the MOS transistor, generating a second voltage signal, comparing the first voltage signal to the second voltage signal, and adjusting the effective threshold voltage of the MOS transistor so that the second voltage signal is substantially equal to the first voltage signal.
摘要翻译：公开了一种用于调整MOS晶体管的有效阈值电压的设备和方法。参考电压产生电路用于产生第一电压信号。包括MOS晶体管的阈值电压监测电路用于测量MOS晶体管的有效阈值电压并用于产生第二电压信号。反馈电路将第一电压信号与第二电压信号进行比较，并调整MOS晶体管的有效阈值电压，使得第一电压信号基本上等于第二电压信号。 MOS晶体管的有效阈值电压通过调整其源极电压电位来调整。该方法包括以下步骤：产生第一电压信号;测量MOS晶体管的有效阈值电压;产生第二电压信号;将第一电压信号与第二电压信号进行比较;以及调整MOS晶体管的有效阈值电压第二电压信号基本上等于第一电压信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式