专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN104364721A I/O设备、可编程逻辑控制器以及运算方法失效
公开(公告)号：CN104364721A
公开(公告)日：2015-02-18
申请号：CN201380031236.5
申请日：2013-05-21
申请人：三菱电机株式会社
发明人：关诚司 , 增崎隆彦
IPC分类号： G05B19/05
CPC分类号： G06F13/10 , G05B19/05 , G05B2219/15127 , G06F13/20 , G05B19/054 , G05B2219/1127
摘要：在PLC的I/O设备中，能够对多个数据并行地执行输入输出处理，以低成本实现I/O设备之间的输入输出处理的高速化。I/O设备的运算数据提取部(150)输入接收到的其他I/O设备的其他站点输入(C)和其他站点输出(D)，以及本站点输入(A)和本站点输出(B)。运算数据提取部(150)将本站点输入(A)、本站点输出(B)、其他站点输入(C)、其他站点输出(D)分别作为对象，根据在参数部(140)中存储的参数(选择种类、数据位置、选择站点编号、本站点编号)，对运算数据进行提取。运算部(160)使用由运算数据提取部(150)提取出的运算数据，根据在参数部(140)中存储的运算处理(141)(存储多个运算方式)，并行执行多个运算处理。

2. 发明授权

CN104364721B I/O设备、可编程逻辑控制器以及运算方法失效
公开(公告)号：CN104364721B
公开(公告)日：2017-01-18
申请号：CN201380031236.5
申请日：2013-05-21
申请人：三菱电机株式会社
发明人：关诚司 , 增崎隆彦
IPC分类号： G05B19/05
CPC分类号： G06F13/10 , G05B19/05 , G05B2219/15127 , G06F13/20
摘要：在PLC的I/O设备中，能够对多个数据并行地执行输入输出处理，以低成本实现I/O设备之间的输入输出处理的高速化。I/O设备的运算数据提取部(150)输入接收到的其他I/O设备的其他站点输入(C)和其他站点输出(D)，以及本站点输入(A)和本站点输出(B)。运算数据提取部(150)将本站点输入(A)、本站点输出(B)、其他站点输入(C)、其他站点输出(D)分别作为对象，根据在参数部(140)中存储的参数(选择种类、数据位置、选择站点编号、本站点编号)，对运算数据进行提取。运算部(160)使用由运算数据提取部存储的运算处理(141)(存储多个运算方式)，并行执行多个运算处理。(150)提取出的运算数据，根据在参数部(140)中

3. 发明申请

WO2013187191A1 Ｉ／Ｏデバイス、プログラマブルロジックコントローラ及び演算方法审中-公开
标题翻译： I / O设备，可编程逻辑控制器和计算方法
公开(公告)号：WO2013187191A1
公开(公告)日：2013-12-19
申请号：PCT/JP2013/064120
申请日：2013-05-21
申请人：三菱電機株式会社
发明人：関　誠司 , 増崎　隆彦
IPC分类号： G05B19/05
CPC分类号： G06F13/10 , G05B19/05 , G05B2219/15127 , G06F13/20
摘要：ＰＬＣのＩ／Ｏデバイスにおいて、複数のデータに対して入出力処理の並列処理を可能にし、Ｉ／Ｏデバイス間の入出力処理の高速化を低コストで実現する。Ｉ／Ｏデバイスの演算データ抽出部（１５０）は、受信した他のＩ／Ｏデバイスの他局入力Ｃと他局出力Ｄとを入力し、また自局入力Ａと自局出力Ｂとを入力する。演算データ抽出部（１５０）は、自局入力Ａ、自局出力Ｂ、他局入力Ｃ、他局出力Ｄのそれぞれを対象として、パラメータ部（１４０）に格納されたパラメータ（選択種別、データ位置、選択局番、自局番）に従って、演算データを抽出する。演算部（１６０）は、演算データ抽出部（１５０）が抽出した演算データを用いて、パラメータ部（１４０）に格納された演算処理（１４１）（複数の演算方式を格納）に従って、複数の演算処理を並列に実行する。
摘要翻译：该PLC I / O设备能够并行处理多个数据的输入和输出处理，并以I / O设备的低成本，更快速的输入和输出处理实现。 I / O设备的计算数据提取单元（150）输入I / O设备的接收到的其他站输入（C）和其他站输出（D），并输入本地站输入（A）和本地输入站输出（B）。该计算数据提取单元（150）根据参数提取本地站输入（A），本地站输出（B），其他站输入（C）和其他站输出（D）中的每一个的计算数据（140）中存储的（选择的类型，数据位置，选择的站号，本地站号）。根据存储在参数单元（140）中的计算处理（141）（存储多个计算方法），计算单元（160）使用计算数据提取单元（150）提取的计算数据并行执行多个计算处理，。

4. 发明申请

WO2013186889A1 Ｉ／Ｏデバイス、プログラマブルロジックコントローラ及び演算方法审中-公开
标题翻译： I / O设备，可编程逻辑控制器和算法处理方法
公开(公告)号：WO2013186889A1
公开(公告)日：2013-12-19
申请号：PCT/JP2012/065207
申请日：2012-06-14
申请人：三菱電機株式会社 , 関誠司
发明人：関　誠司
IPC分类号： G05B19/05 , G06F15/17
CPC分类号： G06F13/10 , G05B19/05 , G05B2219/15127 , G06F13/20
摘要：　ＰＬＣのＩ／Ｏデバイスにおいて、複数のデータに対して入出力処理の並列処理を可能にし、Ｉ／Ｏデバイス間の入出力処理の高速化を低コストで実現する。Ｉ／Ｏデバイスの演算データ抽出部（１５０）は、受信した他のＩ／Ｏデバイスの他局入力Ｃと他局出力Ｄとを入力し、また自局入力Ａと自局出力Ｂとを入力する。演算データ抽出部（１５０）は、自局入力Ａ、自局出力Ｂ、他局入力Ｃ、他局出力Ｄのそれぞれを対象として、パラメータ部（１４０）に格納されたパラメータ（選択種別、データ位置、選択局番、自局番）に従って、演算データを抽出する。演算部（１６０）は、演算データ抽出部（１５０）が抽出した演算データを用いて、パラメータ部（１４０）に格納された演算処（１４１）（複数の演算方式を格納）に従って、複数の演算処理を並列に実行する。
摘要翻译：本发明能够并行地处理来自PLC的多个数据到I / O设备的输入/输出处理，以便以低成本实现I / O设备之间的快速输入/输出处理速度。每个I / O设备的算术数据提取单元（150）接收从其他I / O设备接收的其他站输入（C）和其他站输出（D）的输入，并接收本地站输入（A）的输入，和本地站输出（B）。算术数据提取单元根据本地站输入（A），本地站输出（B），其他站输入（C）和其他站输出（D）分别提取算术数据，根据存储在参数单元（140）中的参数（选择类型，数据位置，选择的站号，本地站号）。算术处理单元（160）通过使用存储在参数单元（140）中的算术处理（141）（存储多个运算方程式）的算术数据提取单元（150）提取的运算数据，执行多次算术运算的并行处理）。

5. 发明授权

US4303990A Programmable controller using microprocessor 失效
标题翻译：可编程控制器采用微处理器
公开(公告)号：US4303990A
公开(公告)日：1981-12-01
申请号：US109164
申请日：1980-01-02
申请人： William H. Seipp
发明人： William H. Seipp
IPC分类号： G05B19/05 , G06F13/12 , G06F13/24 , G06F15/78 , G06F9/00
CPC分类号： G06F15/7864 , G05B19/05 , G06F13/12 , G06F13/24 , G05B2219/1105 , G05B2219/13001 , G05B2219/14142 , G05B2219/15048 , G05B2219/15056 , G05B2219/15105 , G05B2219/15116 , G05B2219/15122 , G05B2219/15127
摘要： In a programmable controller of the type including a microprocessor having output address terminals, output address lines extending to external addressable devices, input/output bi-directional data terminals and means for applying a binary status code made up of binary signals on the data terminals at a preselected time during a cycle of the microprocessor and indicative of the type of machine cycle to be processed by the microprocessor there is provided a system for energizing a hardwired logic circuit in response to a status code and logic on said address lines.
摘要翻译：在包括具有输出地址端子的微处理器的类型的可编程控制器中，延伸到外部可寻址装置的输出地址线，输入/输出双向数据端子和用于将二进制信号组成的二进制状态码应用于数据终端的装置在微处理器的周期期间的预选时间，并指示由微处理器处理的机器周期的类型，提供了一种用于响应于所述地址线上的状态码和逻辑来激励硬连线逻辑电路的系统。

6. 发明授权

US4215397A Automatic end-of-scan control system for a programmable process controller with expandable memory 失效
标题翻译：具有可扩展存储器的可编程过程控制器的自动结束扫描控制系统
公开(公告)号：US4215397A
公开(公告)日：1980-07-29
申请号：US936547
申请日：1978-08-24
申请人： Gim P. Hom
发明人： Gim P. Hom
IPC分类号： G05B19/05 , G06F15/16 , G06F15/46
CPC分类号： G05B19/052 , G05B2219/1159 , G05B2219/1161 , G05B2219/1188 , G05B2219/1204 , G05B2219/15048 , G05B2219/15127
摘要： An intelligent programmable process control system is responsive to the states of sensors located along a process for controlling the states of controllable devices located along the process. The system includes a microprocessor which sequentially scans an addressable memory to execute a sequence of boolean logic instructions in accordance with the states of the sensors to control the controllable devices accordingly. The microprocessor includes means for generating an end-of-scan signal upon execution of the last instruction of a sequence contained in memory. Receptor means is provided for receiving extended addressable memory for storing additional instructions of the sequence if required, the receptor means including indicator signal generator means for generating a signal indicative of the presence of such extended memory in the receptor means. An end-of-scan generator means, coupled to the indicator signal generator means, automatically generates an end-of-scan signal whenever the extended memory means is addressed by the microprocessor means and the indicator signal generator indicates that the receptor does not contain extended memory. The end-of-scan signals provided by the microprocessor and the end-of-scan signal generator are utilized to control the microprocessor to begin rescanning the addressable memory, as well as, controlling the transfer of data to a communications register which communicates with the sensors and controllable devices.
摘要翻译：智能可编程序过程控制系统响应位于沿过程位置的控制器的位置的传感器的状态。该系统包括微处理器，其依次扫描可寻址存储器以根据传感器的状态执行一系列布尔逻辑指令，从而相应地控制可控制器件。微处理器包括在执行包含在存储器中的序列的最后指令时产生扫描结束信号的装置。受体装置被提供用于接收扩展的可寻址存储器，用于根据需要存储序列的附加指令，所述受体装置包括用于产生指示在所述受体装置中存在这种扩展存储器的信号的指示符信号发生器装置。无论何时微处理器装置寻址扩展存储装置，指示信号发生器指示接收器不包含扩展的存储器装置，耦合到指示符信号发生器装置的扫描终端装置自动产生扫描结束信号记忆。由微处理器和扫描结束信号发生器提供的扫描结束信号用于控制微处理器开始重新扫描可寻址存储器，以及控制数据到通信寄存器的传输，该通信寄存器与传感器和可控设备。

7. 发明授权

US4215396A Intelligent programmable process control system 失效
标题翻译：智能可编程序控制系统
公开(公告)号：US4215396A
公开(公告)日：1980-07-29
申请号：US936538
申请日：1978-08-24
申请人： Raymond W. Henry , Bobby G. Burkett , Michael L. Bunyard
发明人： Raymond W. Henry , Bobby G. Burkett , Michael L. Bunyard
IPC分类号： G05B19/05 , G06F15/16 , G06F15/46
CPC分类号： G05B19/052 , G05B2219/1105 , G05B2219/1159 , G05B2219/1161 , G05B2219/1188 , G05B2219/15018 , G05B2219/15048 , G05B2219/15127
摘要： An intelligent programmable process control system for controlling industrial processing and manufacturing equipment and the like utilizes a unique system of cooperating multiple processors. A digital processor is utilized for controlling the analog portion of the processing equipment, and a boolean processor is utilized for sequencing and controlling the on/off states of controllable devices. Along the process communication means is provided for communications between the processors. In one embodiment, a circuit is provided for accomplishing parallel digital I/O, accessible by the digital processor for additional control of the analog processing equipment.
摘要翻译：用于控制工业加工和制造设备等的智能可编程序过程控制系统利用协作的多处理器的独特系统。数字处理器用于控制处理设备的模拟部分，并且使用布尔处理器来排序和控制可控设备的开/关状态。沿着处理通信装置提供处理器之间的通信。在一个实施例中，提供了用于实现并行数字I / O的电路，可由数字处理器访问以用于模拟处理设备的附加控制。

8. 发明授权

US4122519A Data handling module for programmable controller 失效
标题翻译：可编程控制器的数据处理模块
公开(公告)号：US4122519A
公开(公告)日：1978-10-24
申请号：US750572
申请日：1976-12-14
申请人： Timothy Bielawski , Odo J. Struger , Lawrence W. DeLong
发明人： Timothy Bielawski , Odo J. Struger , Lawrence W. DeLong
IPC分类号： G05B19/05 , G05B19/18 , G06F13/28 , G06F13/08 , G06F9/19 , G06F15/46
CPC分类号： G06F13/282 , G05B19/05 , G05B2219/1103 , G05B2219/1159 , G05B2219/13008 , G05B2219/15018 , G05B2219/15056 , G05B2219/15127
摘要： A data handling module connects to the memory of a programmable controller and operates to periodically steal memory cycles from the controller processor to read data out of the memory and write data into it. The data handling module includes a microprocessor which is programmed to perform a number of functions. The function to be performed is indicated by a control status register which is set by the control program and which is periodically examined by the data handling module. The status of the data handling module is also indicated by a register which is examined by programmable controller instructions. In response to directions indicated by the control status register, data files may be transferred between a data file storage and an active data file storage area and messages may be coupled to a TTY which connects to the data handling module.
摘要翻译：数据处理模块连接到可编程控制器的存储器，并且操作以周期性地从控制器处理器窃取存储器周期，以将数据读出存储器并将数据写入其中。数据处理模块包括被编程为执行多个功能的微处理器。要执行的功能由控制状态寄存器指示，该控制状态寄存器由控制程序设置并由数据处理模块周期性地检查。数据处理模块的状态也由可编程控制器指令检查的寄存器指示。响应于控制状态寄存器指示的方向，数据文件可以在数据文件存储器和活动数据文件存储区域之间传送，并且消息可以耦合到连接到数据处理模块的TTY。

9. 发明授权

US4058711A Asynchronous dual function multiprocessor machine control 失效
标题翻译：异步双功能多处理器机器控制
公开(公告)号：US4058711A
公开(公告)日：1977-11-15
申请号：US677712
申请日：1976-04-16
申请人： Robert Michael Ondercin , Paul Stephen Borzcik
发明人： Robert Michael Ondercin , Paul Stephen Borzcik
IPC分类号： G05B15/02 , G05B19/05 , G06F19/00 , G06F15/46 , G06F15/16
CPC分类号： G05B19/052 , G05B2219/1105 , G05B2219/1125 , G05B2219/1159 , G05B2219/13004 , G05B2219/13017 , G05B2219/13092 , G05B2219/13128 , G05B2219/13159 , G05B2219/14144 , G05B2219/15018 , G05B2219/15055 , G05B2219/15081 , G05B2219/15127
摘要： A multiprocessor system is disclosed for controlling a cycle of operation of a machine. The cycle of operation of the machine is governed by a first set of devices and is monitored by a second set of devices. The multiprocessor system includes a logic processor unit containing a first program of logic instructions defining the cycle of operation of the machine. A bus and associated circuits are connected between the logic processor and the devices on the machine. The logic processor is responsive to the second set of devices and makes logic decisions in a continuous and cyclic manner to control the operation of the first devices thereby causing the cycle of operation of the machine to conform with the first program. The multiprocessor system further includes one or more independent data processors which are connected to the bus and operate asynchronously with the logic processor. The data processors respond to output signals from the logic processor which select preprogrammed sets of arithmetic instructions. The data processors execute the selected sets of arithmetic instructions and produce control signals which are accepted by the logic processor at the appropriate time in its own cycle of operation.
摘要翻译：公开了一种用于控制机器的操作循环的多处理器系统。机器的操作周期由第一组设备控制，并由第二组设备监控。多处理器系统包括逻辑处理器单元，其包含限定机器的操作周期的逻辑指令的第一程序。总线和相关电路连接在逻辑处理器和机器上的设备之间。逻辑处理器响应于第二组设备并以连续和循环的方式进行逻辑决定以控制第一设备的操作，从而使机器的操作循环与第一程序一致。多处理器系统还包括连接到总线并与逻辑处理器异步操作的一个或多个独立数据处理器。数据处理器对逻辑处理器的输出信号进行响应，逻辑处理器选择预编程的算术指令集。数据处理器执行所选择的算术指令集并且产生在其自身的操作周期中在适当时间被逻辑处理器接受的控制信号。

10. 发明专利

JPS5849881B2 JPS5849881B2 - 失效
公开(公告)号：JPS5849881B2
公开(公告)日：1983-11-07
申请号：JP14403575
申请日：1975-12-05
申请人： Hitachi Ltd
发明人： ASADA KAZUYOSHI , YASUDA HAJIME , OONUMA KUNIHIKO
IPC分类号： G05B15/02 , G05B19/05 , G06F9/30 , G06F15/00
CPC分类号： G05B19/052 , G05B2219/1161 , G05B2219/15127

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式