专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2008035417A1 アクセス実行装置、キャッシュメモリ、データ格納装置及び読み出しアクセス方法审中-公开
标题翻译：访问执行设备，高速缓存存储器，数据存储设备和读出访问方法
公开(公告)号：WO2008035417A1
公开(公告)日：2008-03-27
申请号：PCT/JP2006/318702
申请日：2006-09-21
申请人：三菱電機株式会社 , 関誠司 , 加藤義幸
发明人：関誠司 , 加藤義幸
IPC分类号： G06F12/08
CPC分类号： G06F12/0844
摘要：　４つのキャッシュメモリ１ａ～１ｄは、並列に動作する。このため、同時に４つのデータを取り出すことができる。アドレス１～４は、対応するキャッシュメモリ１ａ～１ｄにアクセスする。この構成において、例えば、アドレス１と、アドレス２に対してキャッシュメモリ１ａ，１ｂにキャッシュミスが発生したとする。選択制御部４は、主記憶３からデータを取り出す前に、アドレス１をキャッシュメモリ１ｂ、１ｄに出力するとともに、アドレス２をキャッシュメモリ１ａ、１ｃに出力する制御を実行する。このように選択制御部４が、キャッシュミスが発生したキャッシュメモリとは別のキャッシュメモリに読み出しアクセスを行なうことで、キャッシュミスのペナルティによる性能低下を抑える。
摘要翻译：四个高速缓存存储器（1a至1d）并行操作。为此，可以同时提取四个数据。地址（1至4）访问对应的高速缓存存储器（1a至1d）。在该配置中，例如，假设在地址1和地址2的高速缓冲存储器（1a，1b）中发生高速缓存错误。在从主存储器（3）提取数据之前，选择控制单元（4）进行控制将地址1输出到高速缓冲存储器1b，1d，将地址2输出到高速缓冲存储器1a，1c。因此，选择控制单元（4）比发生高速缓存错误的高速缓冲存储器执行对其他高速缓冲存储器的读出访问。这样可以抑制高速缓存错误造成的性能下降。

IPRDB

热门服务

关于我们

友情链接

联系方式