专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE102004028425A1 Semiconductor device e.g. integrated circuit comprises dummy pattern formed within measurement pattern so as to decrease empty space in surface cross-section of measurement pattern 未知
公开(公告)号：DE102004028425A1
公开(公告)日：2005-01-27
申请号：DE102004028425
申请日：2004-06-02
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： PARK SANG-WOOK , YU JAE-MIN , KWON CHUL-SOON , KIM JIN-WOO , PARK JAE-HYUN , KIM YONG-HEE , LEE DON-WOO , KIM DAI-GEUN , KIM JOO-CHAN , KIM KOOK-MIN , RYU EUI-YOUL
IPC分类号： H01L21/66 , H01L21/027 , H01L21/822 , H01L23/544 , H01L27/04
摘要： The semiconductor device comprises a measurement pattern (42) of fixed surface cross-section formed on scribed area of semiconductor substrate. A dummy pattern (46) for decreasing empty space in surface cross-section of measurement pattern, is formed within measurement pattern. An independent claim is also included for semiconductor device measurement method.

2. 发明专利

DE102004028425B4 Halbleiterbauelement mit einer Messstruktur und Verfahren zum Messen des Halbleiterbauelements unter Verwendung der Messstruktur 未知
公开(公告)号：DE102004028425B4
公开(公告)日：2016-08-04
申请号：DE102004028425
申请日：2004-06-02
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： PARK SANG-WOOK , YU JAE-MIN , KWON CHUL-SOON , KIM JIN-WOO , PARK JAE-HYUN , KIM YONG-HEE , LEE DON-WOO , KIM DAI-GEUN , KIM JOO-CHAN , KIM KOOK-MIN , RYU EUI-YOUL
IPC分类号： H01L21/66 , H01L21/027 , H01L21/822 , H01L23/544 , H01L27/04
摘要： Halbleiterbauelement mit – einer ersten Materialschicht (40) mit einem Chipgebiet, in dem ein integrierter Schaltkreis ausgebildet ist, und einem Anreißgebiet (20), welches das Chipgebiet umgibt, – einer Messstruktur (42), die in dem Anreißgebiet der ersten Materialschicht ausgebildet ist, wobei eine Oberflächenquerschnittsfläche der Messstruktur größer als eine Oberflächenquerschnittsfläche eines Strahlgebiets ist, in das Messstrahlen projiziert werden, und – einer Dummystruktur (46), die zur Reduzierung der Oberflächenquerschnittsfläche der Messstruktur in der Messstruktur ausgebildet ist, wobei die Oberflächenquerschnittsfläche der Dummystruktur 5% bis 15% der Oberflächenquerschnittsfläche des Strahlgebiets belegt.

3. 发明专利

JP2005159361A Method for manufacturing split gate type flash memory device 有权
标题翻译：用于制造分离栅型闪存存储器件的方法
公开(公告)号：JP2005159361A
公开(公告)日：2005-06-16
申请号：JP2004339296
申请日：2004-11-24
申请人： Samsung Electronics Co Ltd , 三星電子株式会社
发明人： KIM YONG-HEE , KEN TETSUJUN , KIN CHINU , KIM JOO-CHAN , KIM DAI-GEUN , RYU EUI YOUL
IPC分类号： H01L21/28 , H01L21/336 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： H01L27/11526 , H01L21/28273 , H01L27/11521 , H01L27/11536 , H01L29/66553 , H01L29/66825
摘要： PROBLEM TO BE SOLVED: To provide a method for manufacturing a split gate type flash memory device.
SOLUTION: The method comprises a step for forming a floating gate structure in a cell region of a semiconductor substrate having a peripheral circuit region divided into a high-voltage region and a low-voltage region and the cell region, a step for forming a first insulating film on the entire surface of a resulting specimen, a step for removing the first insulating film formed in the cell region, a step for forming a second insulating film in the cell region by forming an oxide film on the entire surface of the resulting specimen and forming a third insulating film in the peripheral circuit region, a step for removing the third insulating film formed in the low-voltage region, and a step for forming a control gate insulating film and a tunneling insulating film in the cell region by forming an oxide film on the entire surface of the resulting specimen, forming a high-voltage gate insulating film in the high-voltage region, and forming a low-voltage gate insulating film in the low-voltage region.
COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：提供一种用于制造分离式闸型闪存装置的方法。解决方案：该方法包括在具有被划分成高压区域和低电压区域的外围电路区域和单元区域的半导体衬底的单元区域中形成浮置栅极结构的步骤，用于在所得样品的整个表面上形成第一绝缘膜，除去形成在单元区域中的第一绝缘膜的步骤，通过在单元区域的整个表面上形成氧化物膜，在单元区域中形成第二绝缘膜的步骤在外围电路区域中形成第三绝缘膜，除去形成在低电压区域中的第三绝缘膜的步骤，以及在电池区域中形成控制栅极绝缘膜和隧道绝缘膜的步骤通过在所得样品的整个表面上形成氧化膜，在高电压区域形成高电压栅极绝缘膜，并在低v电压下形成低压栅极绝缘膜电压区。版权所有（C）2005，JPO＆NCIPI

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式