会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明申请
    • VERFAHREN ZUM HERSTELLEN EINER VIELZAHL VON CHIPS UND ENTSPRECHEND HERGESTELLTER CHIP
    • 用于生产芯片中的品种,相应地做出CHIP
    • WO2009033871A1
    • 2009-03-19
    • PCT/EP2008/059688
    • 2008-07-24
    • ROBERT BOSCH GMBHKRAMER, TorstenBOEHRINGER, MatthiasPINTER, StefanBENZEL, HubertILLING, MatthiasHAAG, FriederARMBRUSTER, Simon
    • KRAMER, TorstenBOEHRINGER, MatthiasPINTER, StefanBENZEL, HubertILLING, MatthiasHAAG, FriederARMBRUSTER, Simon
    • H01L21/78B81C1/00
    • H01L21/78B81C1/00896B81C2201/053
    • Mit der vorliegenden Erfindung wird ein Herstellungsverfahren für Chips vorgeschlagen, bei dem möglichst viele Verfahrensschritte im Waferverbund, also parallel für eine Vielzahl von auf einem Wafer angeordneten Chips, durchgeführt werden. Es handelt sich dabei um ein Verfahren zum Herstellen einer Vielzahl von Chips, deren Funktionalität ausgehend von der Oberflächenschicht (2) eines Substrats (1) realisiert wird. Bei diesem Verfahren wird die Oberflächenschicht (2) strukturiert und mindestens ein Hohlraum (3) unter der Oberflächenschicht (2) erzeugt, so dass die einzelnen Chipbereiche (5) lediglich über Aufhängestege untereinander und/oder mit dem übrigen Substrat (1) verbunden sind, und/oder so dass die einzelnen Chipbereiche (5) über Stützelemente (7) im Bereich des Hohlraums (3) mit der Substratschicht (4) unterhalb des Hohlraums (3) verbunden sind. Beim Vereinzeln der Chips werden die Aufhängestege und/oder Stützelemente (7) aufgetrennt. Erfindungsgemäß wird die strukturierte und unterhöhlte Oberflächenschicht (2) des Substrats (1) vor dem Vereinzeln der Chips in eine Kunststoffmasse (10) eingebettet.
    • 与本发明的芯片的制造方法,提出了其中在晶片装配尽可能多的工艺步骤,所以并行设置,用于在晶片上的多个芯片中执行。 这是一种用于制造多个芯片,其功能,从(1)实现的衬底的表面层(2)开始的方法。 在该方法中,产生在表面层(2)的结构和至少一个腔(3)的表面层下面(2)中,以使得单独的芯片区域(5)仅经由悬架腹板之间彼此和/或与基板(1)的其余部分相连接, 和/或使得各个芯片区域(5)的支承元件(7)在空腔(3)与腔下方的基板层(4)的区域(3)。 在芯片的分离,悬浮液纤维网和/或支撑元件(7)是分离的。 根据本发明,该芯片在一个塑料的质量(10)在分离前的基板(1)的图案化和底切表面层(2)被嵌入。