会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 5. 发明授权
      US5831640A Enhanced texture map data fetching circuit and method 失效
    • Enhanced texture map data fetching circuit and method
    • 增强纹理贴图数据提取电路和方法
    • US5831640A
    • 1998-11-03
    • US770453
    • 1996-12-20
    • Vincent W. Wang , Jih-Hsien Soong , Hongjun Shu , Tzoyao Chan
    • Vincent W. Wang , Jih-Hsien Soong , Hongjun Shu , Tzoyao Chan
    • G06T1/20 , G06F12/08 , G06T1/60 , G06T15/04 , G06T15/10 , G06F13/16
    • G06F12/0875 , G06T15/04 , G06T15/10
    • A circuit and method for increasing the processing efficiency of texture map data requests within a 3D subunit of a computer controlled graphics display system. The 3D graphics display subsystem includes a polygon engine, a texture map engine and a pixel pipeline. The texture map engine contains a texture map data access (TDA) circuit having a cache controller with a computer readable cache memory for containing recently used texture maps stored in (u,v) coordinate space. The cache controller is limited in handling only n cache miss operations simultaneously. In one embodiment, n is 1. The TDA circuit also contains a texture map address (TMA) FIFO memory unit for storing texture map addresses associated with texture data requests that hit or missed in the cache memory unit. Since the cache controller handles up to n misses, the texture engine stalls when the (n+1).sup.th unprocessed texture request miss is encountered. Therefore, the TMA FIFO at any time contains at most n miss addresses therein. Processing efficiency is increased when a miss is encountered but the TMA FIFO contains unprocessed hit addresses. At this time, simultaneously with the cache controller fetching the texture data for the missed address, it can also advantageously: (1) supply data from the cache memory for the previously encountered and stored hit addresses; and (2) accept new hit addresses into the TMA FIFO thereby effectively avoiding a texture engine stall. This is quite unlike the prior art systems which process no hit addresses upon a texture miss but rather stall the texture engine.
    • 一种用于增加计算机控制的图形显示系统的3D子单元内的纹理映射数据请求的处理效率的电路和方法。 3D图形显示子系统包括多边形引擎，纹理映射引擎和像素管道。 纹理映射引擎包含具有高速缓存控制器的纹理映射数据访问（TDA）电路，该缓存控制器具有计算机可读高速缓冲存储器，用于存储存储在（u，v）坐标空间中的最近使用的纹理映射。 缓存控制器在仅处理n个缓存未命中操作的同时受到限制。 在一个实施例中，n为1.TDA电路还包含纹理映射地址（TMA）FIFO存储器单元，用于存储与高速缓冲存储器单元中的命中或错过的纹理数据请求相关联的纹理映射地址。 由于缓存控制器处理多达n个未命中，当遇到第（n + 1）个未处理的纹理请求未命中时，纹理引擎停止。 因此，TMA FIFO在任何时候最多包含n个未命中的地址。 当遇到错过但是TMA FIFO包含未处理的命中地址时，处理效率会提高。 此时，与缓存控制器同时获取遗漏地址的纹理数据，还可以有利地：（1）从高速缓冲存储器提供先前遇到和存储的命中地址的数据; 和（2）接受新的命中地址到TMA FIFO，从而有效地避免纹理引擎失速。 这与现有技术的系统完全不同，这种系统在纹理丢失时不处理命中地址，而是阻止纹理引擎。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US5608877A Reset based computer bus identification method and circuit resilient to power transience 失效
    • Reset based computer bus identification method and circuit resilient to power transience
    • 基于复位的计算机总线识别方法和电路适应电力瞬态
    • US5608877A
    • 1997-03-04
    • US409243
    • 1995-03-24
    • Chih-Ta Sung , Tzoyao Chan , Jih-Hsien Soong
    • Chih-Ta Sung , Tzoyao Chan , Jih-Hsien Soong
    • G06F13/40 , G06F13/00 , G06F13/42
    • G06F13/4068
    • An automatic bus identification circuit is provided in a device to reliably detect system bus type on power up despite fluctuations in supply voltage. A system bus type signal is received over a multi-function input line at a first input and a reset signal received over a set line at a second input. A bus type identification circuitry is provided to latch the system bus type signal upon power up and continuously output this signal as a system bus type identification signal. To prevent the influence of disturbances in the power supply upon power-up, a flip-flip is provided to output a logic signal in response to a system reset signal. The flip-flop is configured with a strong-N type inverter to insure that the flip-flop will be set into a grounded state as power is applied to the circuit, despite the influence of transient power supply voltages.
    • 在设备中提供自动总线识别电路，以尽可能地供电电压波动来可靠地检测上电时的系统总线类型。 系统总线类型信号通过第一输入端的多功能输入线路接收，并在第二输入端通过设定线路接收复位信号。 提供总线类型识别电路，用于在上电时锁存系统总线类型信号，并将该信号连续输出为系统总线类型识别信号。 为了防止上电时电源干扰的影响，提供触发翻转以响应于系统复位信号输出逻辑信号。 触发器配置有强N型反相器，以确保触发器将被设置为接地状态，尽管施加到电路的功率，尽管瞬态电源电压的影响。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 10. 发明授权
      US5345577A Dram refresh controller with improved bus arbitration scheme 失效
    • Dram refresh controller with improved bus arbitration scheme
    • 改进总线仲裁方案的戏剧刷新控制器
    • US5345577A
    • 1994-09-06
    • US981329
    • 1992-11-24
    • Tzoyao Chan , Milton Cheung
    • Tzoyao Chan , Milton Cheung
    • G06F12/08 , G06F13/28 , G06F13/30
    • G06F13/30 , G06F12/0802 , G06F13/285
    • A cache controller with both burst and hidden refresh modes. In the burst mode, refresh requests are counted, but not acted on, until a predetermined number of refresh requests have been received. At that time, multiple refreshes are done in a single sequence. Although the amount of time taken for actually refreshing the memory is the same, the time needed for arbitration to obtain control of the necessary busses is reduced, giving an overall savings of time. In the hidden refresh mode, a refresh is done, but no hold signal is sent back to stop the CPU while the refresh is being done. Circuitry is provided which allows local memory accesses, but holds other memory accesses until the refresh is completed. Thus, local memory accesses, which expect data quickly, are not inhibited and other memory accesses, which the CPU expects may take some time, can be held up without the CPU knowing.
    • 具有突发和隐藏刷新模式的缓存控制器。 在突发模式下，刷新请求被计数，但不被执行，直到已经接收到预定数量的刷新请求。 那时，多次刷新是以单个顺序完成的。 虽然实际刷新内存所花费的时间是相同的，但减少仲裁以获得对必要的总线的控制所需的时间，从而总体节省了时间。 在隐藏刷新模式下，刷新完成，但刷新完成时不会发回保持信号以停止CPU。 提供了允许本地存储器访问的电路，但是保持其他存储器访问，直到刷新完成。 因此，本地存储器访问期望数据快速，不会被CPU抑制，并且CPU预计可能需要一些时间的其他存储器访问可以在没有CPU知道的情况下被阻止。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号