专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE102016217862A1 Halbleiteranordnung und Verfahren zum Herstellen derselben 未知
公开(公告)号：DE102016217862A1
公开(公告)日：2017-03-30
申请号：DE102016217862
申请日：2016-09-19
申请人： MITSUBISHI ELECTRIC CORP
发明人： KURAHASHI KENICHIRO , NANJO TAKUMA , SUITA MUNEYOSHI , IMAI AKIFUMI , YAGYU EIJI , OKAZAKI HIROYUKI
IPC分类号： H01L29/772 , H01L21/318 , H01L21/335 , H01L23/29 , H01L29/786 , H01L29/812
摘要： Eine Halbleiteranordnung umfasst: ein Substrat; eine Nitrid-Halbleiterschicht an dem Substrat; eine Source-Elektrode, eine Drain-Elektrode und eine Gate-Elektrode an der Nitrid-Halbleiterschicht; und eine SiN-Oberflächenschutzschicht, welche die Nitrid-Halbleiterschicht abdeckt, wobei ein Zusammensetzungsverhältnis Si/N von Si und N, die eine Si-N-Verbindung der SiN-Oberflächenschutzschicht bilden, in einem Bereich von 0,751 bis 0,801 liegt.

2. 发明专利

DE102016217862B4 Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung 未知
公开(公告)号：DE102016217862B4
公开(公告)日：2022-09-01
申请号：DE102016217862
申请日：2016-09-19
申请人： MITSUBISHI ELECTRIC CORP
发明人： KURAHASHI KENICHIRO , NANJO TAKUMA , SUITA MUNEYOSHI , IMAI AKIFUMI , YAGYU EIJI , OKAZAKI HIROYUKI
IPC分类号： H01L29/772 , H01L21/318 , H01L21/335 , H01L23/29 , H01L29/51 , H01L29/786 , H01L29/812
摘要： Halbleiteranordnung, aufweisend:- ein Substrat (1);- eine Nitrid-Halbleiterschicht (3, 4) an dem Substrat (1);- eine Source-Elektrode (5), eine Drain-Elektrode (6) und eine Gate-Elektrode (7) an der Nitrid-Halbleiterschicht (3, 4); und- eine SiN-Oberflächenschutzschicht (8), welche die Nitrid-Halbleiterschicht (3, 4) abdeckt, wobei:- die SiN-Oberflächenschutzschicht (8) Si und N aufweist, welche eine Si-N-Verbindung bilden, und weiteres Si und N aufweist, welche ein Störstellenniveau bilden und ein Grenzflächenniveau bilden,- ein Zusammensetzungsverhältnis Si/N von Si und N, welche die Si-N-Verbindung bilden, in einem Bereich von 0,751 bis 0,801 liegt,- die Gate-Elektrode (7) an der SiN-Oberflächenschutzschicht (8) ausgebildet ist und- die Gate-Elektrode (7), die SiN-Oberflächenschutzschicht (8) und die Nitrid-Halbleiterschicht (3, 4) eine MIS(Metall Isolator Halbleiter)-Struktur formen.

3. 发明专利

JP2014107423A Hetero junction field effect transistor and manufacturing method of the same 审中-公开
标题翻译：异相结场场效应晶体管及其制造方法
公开(公告)号：JP2014107423A
公开(公告)日：2014-06-09
申请号：JP2012259620
申请日：2012-11-28
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： OKAZAKI HIROYUKI , NANJO TAKUMA , SUZUKI YOSUKE , IMAI AKIFUMI , SUITA MUNEYOSHI , YAGYU EIJI
IPC分类号： H01L29/812 , H01L21/28 , H01L21/338 , H01L29/41 , H01L29/417 , H01L29/778
摘要： PROBLEM TO BE SOLVED: To provide an art which can inhibit damages on a semiconductor substrate surface in a manufacturing process of a hetero junction field effect transistor.SOLUTION: A manufacturing method of a hetero junction field effect transistor comprises: a process of forming a dielectric film 4 on a source electrode 2a, a drain electrode 2b, a semiconductor substrate 1 and a gate electrode body 3; a process of removing the dielectric film 4 on the gate electrode body 3; and a process of forming a field relaxation electrode 5 which projects laterally from a first gate electrode 3a on the dielectric film 4 around the first gate electrode 3a.
摘要翻译：要解决的问题：提供一种在异质结场效应晶体管的制造工艺中可以抑制半导体衬底表面的损伤的技术。解决方案：异质结场效应晶体管的制造方法包括：形成电介质的工艺源电极2a，漏电极2b，半导体衬底1和栅电极体3上的膜4; 去除栅极电极体3上的电介质膜4的工序; 以及形成在第一栅电极3a周围的电介质膜4上的第一栅电极3a的侧面突出的场弛豫电极5的工序。

4. 发明专利

JP2014029983A Method of manufacturing semiconductor device 有权
标题翻译：制造半导体器件的方法
公开(公告)号：JP2014029983A
公开(公告)日：2014-02-13
申请号：JP2013077408
申请日：2013-04-03
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： OKAZAKI HIROYUKI , NANJO TAKUMA , SUZUKI YOSUKE , IMAI AKIFUMI , SUITA MUNEYOSHI , YAGYU EIJI
IPC分类号： H01L21/338 , H01L21/28 , H01L29/41 , H01L29/423 , H01L29/778 , H01L29/812
CPC分类号： H01L29/66477 , H01L21/28581 , H01L21/28587 , H01L29/2003 , H01L29/42316 , H01L29/66462 , H01L29/7786
摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device having hetero junction that allows easily forming a gate electrode achieving high-frequency characteristics while reducing gate resistance.SOLUTION: A method of manufacturing a hetero-junction semiconductor device including an AlGaN layer (4) comprises the steps of: (a) forming a dummy electrode 7 in a region on the AlGaN layer (4) where a gate electrode 9 is to be disposed; (b) depositing a dielectric film 8 on the AlGaN layer (4) while exposing side surfaces of the dummy electrode 7 by using a device with anisotropy; (C) forming an opening in the dielectric film 8 by removing the dummy electrode 7; and (d) forming the gate electrode 9 extending on the dielectric film 8 around the opening from the inside of the opening.
摘要翻译：要解决的问题：提供一种制造具有异质结的半导体器件的方法，其允许容易地形成实现高频特性同时降低栅极电阻的栅电极。解决方案：一种制造包括AlGaN层的异质结半导体器件的方法（4）包括以下步骤：（a）在要设置栅电极9的AlGaN层（4）上形成虚拟电极7; （b）在通过使用具有各向异性的器件暴露虚拟电极7的侧表面的同时，在AlGaN层（4）上沉积电介质膜8; （C）通过去除虚拟电极7在电介质膜8中形成开口; 以及（d）从开口内侧形成在电介质膜8上围绕开口延伸的栅电极9。

5. 发明专利

JP2013229458A Heterojunction field-effect transistor and method of manufacturing the same 审中-公开
标题翻译：异相场效应晶体管及其制造方法
公开(公告)号：JP2013229458A
公开(公告)日：2013-11-07
申请号：JP2012100671
申请日：2012-04-26
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SUZUKI YOSUKE , ABE YUJI , SUITA MUNEYOSHI , NANJO TAKUMA , IMAI AKIFUMI , YAGYU EIJI
IPC分类号： H01L21/338 , H01L21/28 , H01L29/41 , H01L29/423 , H01L29/49 , H01L29/778 , H01L29/812
摘要： PROBLEM TO BE SOLVED: To provide a heterojunction field-effect transistor that allows high withstand voltage and a large current flow, and to provide a method of manufacturing the same.SOLUTION: A heterojunction field-effect transistor according to the present invention composed of a nitride semiconductor includes: a channel layer 3; a barrier layer 4 formed on the channel layer 3; a cap layer 5 formed on the barrier layer 4, having a smaller grating constant than the barrier layer 4, and having a first opening; a second cap layer 6 formed on the first cap layer 5, having a larger grating constant than the first cap layer 5, and having a second opening that includes the first opening in a plan view and is larger than the first opening; and a gate electrode 11 formed on the barrier layer 4 in at least a region where the first and second openings are overlapped. The first cap layer 5 and the second cap layer 6 are different in composition from each other.
摘要翻译：要解决的问题：提供一种允许高耐受电压和大电流流动的异质结场效应晶体管，并提供其制造方法。本发明的异质结场效应晶体管由氮化物半导体包括：沟道层3; 形成在沟道层3上的阻挡层4; 形成在阻挡层4上的盖层5具有比阻挡层4更小的光栅常数，并且具有第一开口; 形成在第一盖层5上的第二盖层6具有比第一盖层5更大的光栅常数，并且具有在平面图中包括第一开口并且大于第一开口的第二开口; 以及至少在第一和第二开口重叠的区域中形成在阻挡层4上的栅电极11。第一盖层5和第二盖层6的组成彼此不同。

6. 发明专利

JP2014099523A Heterojunction field effect transistor and manufacturing thereof 审中-公开
标题翻译：异相场效应晶体管及其制造
公开(公告)号：JP2014099523A
公开(公告)日：2014-05-29
申请号：JP2012250894
申请日：2012-11-15
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SUITA MUNEYOSHI , NANJO TAKUMA , SUZUKI YOSUKE , IMAI AKIFUMI , OKAZAKI HIROYUKI
IPC分类号： H01L29/812 , H01L21/205 , H01L21/338 , H01L29/778
摘要： PROBLEM TO BE SOLVED: To provide a heterojunction field effect transistor and a manufacturing method thereof capable of maintaining a two-dimensional electron gas concentration immediately beneath a gate electrode and also capable of improving breakdown voltage.SOLUTION: The heterojunction field effect transistor comprises: a second nitride semiconductor layer 3 formed on a semi-insulating substrate 1 by penetrating a first nitride semiconductor layer 2; a gate electrode 8 formed in a prescribed region on a fourth nitride semiconductor layer 5; and a source electrode 6 and a drain electrode 7 formed on one side and the other side of the gate electrode 8, respectively. The second nitride semiconductor layer 3 is formed beneath a region between the gate electrode 8 and the drain electrode 7 plus a prescribed region including at least a portion beneath a region of an edge 12 on the drain electrode 7 side of the gate electrode 8, its band-gap energy being larger than the band-gap energy of the first nitride semiconductor layer 2 and of the third nitride semiconductor layer 4.
摘要翻译：要解决的问题：提供一种异质结场效应晶体管及其制造方法，其能够将二维电子气体浓度保持在栅电极正下方，并且还能够提高击穿电压。解决方案：异质结场效应晶体管包括：通过穿透第一氮化物半导体层2在半绝缘基板1上形成的第二氮化物半导体层3; 形成在第四氮化物半导体层5上的规定区域中的栅电极8; 以及分别形成在栅电极8的一侧和另一侧的源电极6和漏电极7。第二氮化物半导体层3形成在栅电极8和漏极电极7之间的区域的下方，加上在栅电极8的漏电极7侧的边缘12的至少一部分以下的规定区域，带隙能量大于第一氮化物半导体层2和第三氮化物半导体层4的带隙能量。

7. 发明专利

JP2013225621A Semiconductor device and manufacturing method of the same 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2013225621A
公开(公告)日：2013-10-31
申请号：JP2012097892
申请日：2012-04-23
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SUZUKI YOSUKE , ABE YUJI , SUITA MUNEYOSHI , NANJO TAKUMA , IMAI AKIFUMI , YAGYU EIJI
IPC分类号： H01L21/338 , H01L21/336 , H01L29/778 , H01L29/78 , H01L29/786 , H01L29/812
摘要： PROBLEM TO BE SOLVED: To obtain a semiconductor device having hetero junction of excellent characteristics, which supports high breakdown voltage and high current at the same time.SOLUTION: A semiconductor device comprises: an electron transit layer 3 which has a 2DEG (two dimensional electron gas) and composed of GaN; an electron supply layer 4 which is provided on the electron transit layer 3 and composed of AlGaN for supplying electrons to the 2DEG; a first cap layer 5 composed of an undoped semiconductor, which has an opening provided on the electron supply layer 4 and opening so as to surround a gate electrode 11; and a second cap layer 6 composed on an n-type semiconductor, which is provided only on the first cap layer 5 and which has an opening opening at least on a downstream side than the gate electrode in an electron transition direction of the 2DEG and having an opening width wider than that of the opening of the first cap layer 5.
摘要翻译：要解决的问题：获得具有优异特性的异质结的半导体器件，其同时支持高击穿电压和高电流。解决方案：一种半导体器件包括：电子转移层3，其具有2DEG（二维电子气体）并由GaN组成; 电子供给层4，设置在电子输送层3上，由用于向2DEG供给电子的AlGaN构成; 由未掺杂半导体构成的第一盖层5，其具有设置在电子供给层4上并且围绕栅电极11开口的开口; 以及第二盖层6，其构造在仅在第一盖层5上并且在2DEG的电子转移方向上至少在栅电极的下游侧具有开口的n型半导体上，并且具有在开口宽度比第一盖层5的开口宽。

8. 发明专利

JP2012114242A Heterojunction field effect transistor and method of manufacturing the same 审中-公开
标题翻译：异相场效应晶体管及其制造方法
公开(公告)号：JP2012114242A
公开(公告)日：2012-06-14
申请号：JP2010262000
申请日：2010-11-25
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： IMAI AKIFUMI , NANJO TAKUMA , SUITA MUNEYOSHI , SHIOZAWA KATSUOMI , SUZUKI YOSUKE , YAGYU EIJI , ABE YUJI
IPC分类号： H01L21/338 , H01L29/778 , H01L29/812
摘要： PROBLEM TO BE SOLVED: To provide a heterojunction field effect transistor which minimizes current collapse and reduces gate leak current, and to provide a method of manufacturing the same.SOLUTION: The heterojunction field effect transistor comprises a nitride semiconductor layer including a barrier layer 4 and a cap layer 5 formed thereon, a gate electrode 10 provided on the nitride semiconductor layer so that the lower part is buried therein, and a drain electrode 8 and a source electrode 9 provided, respectively, on both sides of the gate electrode 10 with a space between one other. At least the drain electrode 8 side end face, out of the drain electrode 8 side end face and the source electrode 9 side end face, of the gate electrode 10 is separated from the cap layer 5 at least partially, and the separated part is a gap.
摘要翻译：要解决的问题：提供一种异质结场效应晶体管，其使电流崩溃最小化并减小栅极泄漏电流，并提供其制造方法。解决方案：异质结场效应晶体管包括氮化物半导体层，其包括形成在其上的阻挡层4和覆盖层5，栅极电极10设置在氮化物半导体层上，使得下部埋入其中，漏极电极8和源电极9分别设置在栅电极10的两侧彼此之间的空间。栅电极10的漏电极8侧端面和源电极9侧端面中的至少漏电极8侧端面至少部分地与盖层5分离，分离部分为间隙。版权所有（C）2012，JPO＆INPIT

9. 发明专利

JP2015008244A ヘテロ接合電界効果型トランジスタおよびその製造方法审中-公开
标题翻译：异相场效应晶体管及其制造方法
公开(公告)号：JP2015008244A
公开(公告)日：2015-01-15
申请号：JP2013133361
申请日：2013-06-26
申请人：三菱電機株式会社 , Mitsubishi Electric Corp
发明人： IMAI AKIFUMI , NANJO TAKUMA , SUZUKI YOSUKE , SUITA MUNEYOSHI , OKAZAKI HIROYUKI , YAGYU EIJI
IPC分类号： H01L21/338 , H01L21/336 , H01L29/778 , H01L29/78 , H01L29/812
摘要：【課題】本発明は、電気特性の変動を抑制するとともにアクセス領域の抵抗を低減することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。【解決手段】本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、半絶縁性SiC基板1上に形成されたチャネル層3と、チャネル層3上に形成された第1の電子供給層4と、第1の電子供給層4上の予め定められた領域に形成されたゲート電極10と、第1の電子供給層4上であって、ゲート電極10の一方側と他方側とに各々形成されたソース電極8およびドレイン電極9と、第1の電子供給層4上であって、ゲート電極10、ソース電極8、およびドレイン電極9が形成された領域以外の領域に、ソース電極8およびドレイン電極9と接さず、かつ第1の電子供給層4と接するように形成された第2の電子供給層5とを備える。【選択図】図1
摘要翻译：要解决的问题：提供能够抑制电特性的变化和降低接入区的电阻的异质结场效应晶体管，并提供其制造方法。解决方案：一种异质结场效应晶体管，其由氮化物半导体，包括：形成在半绝缘SiC衬底1上的沟道层3; 形成在沟道层3上的第一电子供给层4; 形成在第一电子供给层4上的预定区域中的栅极电极10; 分别形成在第一电子供给层4上的栅电极10的一侧和另一侧的源电极8和漏电极9; 以及第二电子供给层5，形成在除了形成栅电极10，源电极8和漏电极9的区域以外的区域中，以便不与源电极8和漏电极9接触，以及以在第一电子供给层4上与第一电子供给层4接触。

10. 发明专利

JP2013149732A Hetero junction field effect transistor and manufacturing method of the same 审中-公开
标题翻译：异相结场场效应晶体管及其制造方法
公开(公告)号：JP2013149732A
公开(公告)日：2013-08-01
申请号：JP2012008101
申请日：2012-01-18
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SUITA MUNEYOSHI , SHIOZAWA KATSUOMI , NANJO TAKUMA , SUZUKI YOSUKE , IMAI AKIFUMI , YAGYU EIJI
IPC分类号： H01L21/338 , H01L21/265 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/778 , H01L29/812
摘要： PROBLEM TO BE SOLVED: To provide a hetero junction field effect transistor which improves entrapment of a two-dimensional electron gas and improves mobility to enable operation at high voltage and high frequency; and provide a manufacturing method of the hetero junction field effect transistor.SOLUTION: A hetero junction field effect transistor composed of a nitride semiconductor comprises: a first nitride semiconductor layer 2 which is a buffer layer formed on a substrate 1; a second nitride semiconductor layer 3 which is a barrier layer formed on the first nitride semiconductor layer; and a third nitride semiconductor layer 4 which is a channel layer formed on the second nitride semiconductor layer. The second nitride semiconductor layer 3 is AlN, and the third nitride semiconductor layer 4 is composed of AlInGaN(0≤a
摘要翻译：要解决的问题：提供一种异质结场效应晶体管，其改善二维电子气的捕获并提高迁移率以使得能够在高电压和高频下操作; 并提供异质结场效应晶体管的制造方法。解决方案：由氮化物半导体构成的异质结场效应晶体管包括：形成在衬底1上的缓冲层的第一氮化物半导体层2; 第二氮化物半导体层3，其是形成在第一氮化物半导体层上的阻挡层; 以及作为形成在第二氮化物半导体层上的沟道层的第三氮化物半导体层4。第二氮化物半导体层3是AlN，第三氮化物半导体层4由AlInGaN（0≤a<1,0≤b≤1,0≤a+b≤1）构成。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式