专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE102016217862A1 Halbleiteranordnung und Verfahren zum Herstellen derselben 未知
公开(公告)号：DE102016217862A1
公开(公告)日：2017-03-30
申请号：DE102016217862
申请日：2016-09-19
申请人： MITSUBISHI ELECTRIC CORP
发明人： KURAHASHI KENICHIRO , NANJO TAKUMA , SUITA MUNEYOSHI , IMAI AKIFUMI , YAGYU EIJI , OKAZAKI HIROYUKI
IPC分类号： H01L29/772 , H01L21/318 , H01L21/335 , H01L23/29 , H01L29/786 , H01L29/812
摘要： Eine Halbleiteranordnung umfasst: ein Substrat; eine Nitrid-Halbleiterschicht an dem Substrat; eine Source-Elektrode, eine Drain-Elektrode und eine Gate-Elektrode an der Nitrid-Halbleiterschicht; und eine SiN-Oberflächenschutzschicht, welche die Nitrid-Halbleiterschicht abdeckt, wobei ein Zusammensetzungsverhältnis Si/N von Si und N, die eine Si-N-Verbindung der SiN-Oberflächenschutzschicht bilden, in einem Bereich von 0,751 bis 0,801 liegt.

2. 发明专利

DE102016217862B4 Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung 未知
公开(公告)号：DE102016217862B4
公开(公告)日：2022-09-01
申请号：DE102016217862
申请日：2016-09-19
申请人： MITSUBISHI ELECTRIC CORP
发明人： KURAHASHI KENICHIRO , NANJO TAKUMA , SUITA MUNEYOSHI , IMAI AKIFUMI , YAGYU EIJI , OKAZAKI HIROYUKI
IPC分类号： H01L29/772 , H01L21/318 , H01L21/335 , H01L23/29 , H01L29/51 , H01L29/786 , H01L29/812
摘要： Halbleiteranordnung, aufweisend:- ein Substrat (1);- eine Nitrid-Halbleiterschicht (3, 4) an dem Substrat (1);- eine Source-Elektrode (5), eine Drain-Elektrode (6) und eine Gate-Elektrode (7) an der Nitrid-Halbleiterschicht (3, 4); und- eine SiN-Oberflächenschutzschicht (8), welche die Nitrid-Halbleiterschicht (3, 4) abdeckt, wobei:- die SiN-Oberflächenschutzschicht (8) Si und N aufweist, welche eine Si-N-Verbindung bilden, und weiteres Si und N aufweist, welche ein Störstellenniveau bilden und ein Grenzflächenniveau bilden,- ein Zusammensetzungsverhältnis Si/N von Si und N, welche die Si-N-Verbindung bilden, in einem Bereich von 0,751 bis 0,801 liegt,- die Gate-Elektrode (7) an der SiN-Oberflächenschutzschicht (8) ausgebildet ist und- die Gate-Elektrode (7), die SiN-Oberflächenschutzschicht (8) und die Nitrid-Halbleiterschicht (3, 4) eine MIS(Metall Isolator Halbleiter)-Struktur formen.

3. 发明专利

DE112019007609T5 HALBLEITEREINHEIT UND HERSTELLUNGSVERFAHREN FÜR DIESELBE 未知
公开(公告)号：DE112019007609T5
公开(公告)日：2022-04-21
申请号：DE112019007609
申请日：2019-11-11
申请人： MITSUBISHI ELECTRIC CORP
发明人： NANJO TAKUMA , IMAI AKIFUMI , WATAHIKI TATSURO
IPC分类号： H01L29/778 , H01L21/338 , H01L29/812
摘要： Die vorliegende Erfindung bezieht sich auf einen Heteroübergang-Feldeffekttransistor, und der Heteroübergang-Feldeffekttransistor weist Folgendes auf: eine in einem oberen Schichtbereich einer Kanalschicht aus einem ersten Nitrid-Halbleiter angeordnete Barrierenschicht, die aus einem zweiten Nitrid-Halbleiter gebildet ist, der einen Heteroübergang mit dem ersten Nitrid-Halbleiter bildet, einen ersten und einen zweiten Störstellenbereich vom n-Typ, die so angeordnet sind, dass sie durch die dazwischen eingefügte Barrierenschicht voneinander beabstandet sind, eine Source-Elektrode und eine Drain-Elektrode, die auf dem ersten beziehungsweise dem zweiten Störstellenbereich angeordnet sind, eine isolierende Schicht, die so angeordnet ist, dass sie in Kontakt mit zumindest einem Bereich der Barrierenschicht mit Ausnahme eines Randbereichs derselben auf der Seite der Source-Elektrode steht, eine Gate-Isolierschicht, die sich in Kontakt mit dem Randbereich der Barrierenschicht befindet und zumindest die isolierende Schicht bedeckt, die in Kontakt mit dem Bereich der Barrierenschicht mit Ausnahme des Randbereichs derselben angeordnet ist, sowie eine Gate-Elektrode, die so auf der Gate-Isolierschicht angeordnet ist, dass sie einen Teilbereich auf der isolierenden Schicht und einen Bereich des Randbereichs der Barrierenschicht bedeckt, und der Schichtwiderstand aufgrund eines 2DEG, das in einer Grenzschicht zwischen der Kanalschicht und der Barrierenschicht erzeugt wird, in dem Randbereich der Barrierenschicht höher als oder gleich 10 kΩ/□ ist.

4. 发明专利

JP2014099523A Heterojunction field effect transistor and manufacturing thereof 审中-公开
标题翻译：异相场效应晶体管及其制造
公开(公告)号：JP2014099523A
公开(公告)日：2014-05-29
申请号：JP2012250894
申请日：2012-11-15
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SUITA MUNEYOSHI , NANJO TAKUMA , SUZUKI YOSUKE , IMAI AKIFUMI , OKAZAKI HIROYUKI
IPC分类号： H01L29/812 , H01L21/205 , H01L21/338 , H01L29/778
摘要： PROBLEM TO BE SOLVED: To provide a heterojunction field effect transistor and a manufacturing method thereof capable of maintaining a two-dimensional electron gas concentration immediately beneath a gate electrode and also capable of improving breakdown voltage.SOLUTION: The heterojunction field effect transistor comprises: a second nitride semiconductor layer 3 formed on a semi-insulating substrate 1 by penetrating a first nitride semiconductor layer 2; a gate electrode 8 formed in a prescribed region on a fourth nitride semiconductor layer 5; and a source electrode 6 and a drain electrode 7 formed on one side and the other side of the gate electrode 8, respectively. The second nitride semiconductor layer 3 is formed beneath a region between the gate electrode 8 and the drain electrode 7 plus a prescribed region including at least a portion beneath a region of an edge 12 on the drain electrode 7 side of the gate electrode 8, its band-gap energy being larger than the band-gap energy of the first nitride semiconductor layer 2 and of the third nitride semiconductor layer 4.
摘要翻译：要解决的问题：提供一种异质结场效应晶体管及其制造方法，其能够将二维电子气体浓度保持在栅电极正下方，并且还能够提高击穿电压。解决方案：异质结场效应晶体管包括：通过穿透第一氮化物半导体层2在半绝缘基板1上形成的第二氮化物半导体层3; 形成在第四氮化物半导体层5上的规定区域中的栅电极8; 以及分别形成在栅电极8的一侧和另一侧的源电极6和漏电极7。第二氮化物半导体层3形成在栅电极8和漏极电极7之间的区域的下方，加上在栅电极8的漏电极7侧的边缘12的至少一部分以下的规定区域，带隙能量大于第一氮化物半导体层2和第三氮化物半导体层4的带隙能量。

5. 发明专利

JP2013225621A Semiconductor device and manufacturing method of the same 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2013225621A
公开(公告)日：2013-10-31
申请号：JP2012097892
申请日：2012-04-23
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SUZUKI YOSUKE , ABE YUJI , SUITA MUNEYOSHI , NANJO TAKUMA , IMAI AKIFUMI , YAGYU EIJI
IPC分类号： H01L21/338 , H01L21/336 , H01L29/778 , H01L29/78 , H01L29/786 , H01L29/812
摘要： PROBLEM TO BE SOLVED: To obtain a semiconductor device having hetero junction of excellent characteristics, which supports high breakdown voltage and high current at the same time.SOLUTION: A semiconductor device comprises: an electron transit layer 3 which has a 2DEG (two dimensional electron gas) and composed of GaN; an electron supply layer 4 which is provided on the electron transit layer 3 and composed of AlGaN for supplying electrons to the 2DEG; a first cap layer 5 composed of an undoped semiconductor, which has an opening provided on the electron supply layer 4 and opening so as to surround a gate electrode 11; and a second cap layer 6 composed on an n-type semiconductor, which is provided only on the first cap layer 5 and which has an opening opening at least on a downstream side than the gate electrode in an electron transition direction of the 2DEG and having an opening width wider than that of the opening of the first cap layer 5.
摘要翻译：要解决的问题：获得具有优异特性的异质结的半导体器件，其同时支持高击穿电压和高电流。解决方案：一种半导体器件包括：电子转移层3，其具有2DEG（二维电子气体）并由GaN组成; 电子供给层4，设置在电子输送层3上，由用于向2DEG供给电子的AlGaN构成; 由未掺杂半导体构成的第一盖层5，其具有设置在电子供给层4上并且围绕栅电极11开口的开口; 以及第二盖层6，其构造在仅在第一盖层5上并且在2DEG的电子转移方向上至少在栅电极的下游侧具有开口的n型半导体上，并且具有在开口宽度比第一盖层5的开口宽。

6. 发明专利

JP2012114242A Heterojunction field effect transistor and method of manufacturing the same 审中-公开
标题翻译：异相场效应晶体管及其制造方法
公开(公告)号：JP2012114242A
公开(公告)日：2012-06-14
申请号：JP2010262000
申请日：2010-11-25
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： IMAI AKIFUMI , NANJO TAKUMA , SUITA MUNEYOSHI , SHIOZAWA KATSUOMI , SUZUKI YOSUKE , YAGYU EIJI , ABE YUJI
IPC分类号： H01L21/338 , H01L29/778 , H01L29/812
摘要： PROBLEM TO BE SOLVED: To provide a heterojunction field effect transistor which minimizes current collapse and reduces gate leak current, and to provide a method of manufacturing the same.SOLUTION: The heterojunction field effect transistor comprises a nitride semiconductor layer including a barrier layer 4 and a cap layer 5 formed thereon, a gate electrode 10 provided on the nitride semiconductor layer so that the lower part is buried therein, and a drain electrode 8 and a source electrode 9 provided, respectively, on both sides of the gate electrode 10 with a space between one other. At least the drain electrode 8 side end face, out of the drain electrode 8 side end face and the source electrode 9 side end face, of the gate electrode 10 is separated from the cap layer 5 at least partially, and the separated part is a gap.
摘要翻译：要解决的问题：提供一种异质结场效应晶体管，其使电流崩溃最小化并减小栅极泄漏电流，并提供其制造方法。解决方案：异质结场效应晶体管包括氮化物半导体层，其包括形成在其上的阻挡层4和覆盖层5，栅极电极10设置在氮化物半导体层上，使得下部埋入其中，漏极电极8和源电极9分别设置在栅电极10的两侧彼此之间的空间。栅电极10的漏电极8侧端面和源电极9侧端面中的至少漏电极8侧端面至少部分地与盖层5分离，分离部分为间隙。版权所有（C）2012，JPO＆INPIT

7. 发明专利

JP2011054809A Nitride semiconductor device, and method of manufacturing the same 审中-公开
标题翻译：氮化物半导体器件及其制造方法
公开(公告)号：JP2011054809A
公开(公告)日：2011-03-17
申请号：JP2009203227
申请日：2009-09-03
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SHIOZAWA KATSUOMI , ABE YUJI , FUKITA MUNEYOSHI , NANJO TAKUMA , IMAI AKIFUMI , YAGYU EIJI
IPC分类号： H01L29/812 , H01L21/225 , H01L21/338 , H01L29/778
摘要： PROBLEM TO BE SOLVED: To provide a nitride semiconductor device capable of high-speed operation by reducing access resistance while keeping breakdown-voltage characteristics, and to provide a method of manufacturing the same.
SOLUTION: The heterojunction field-effect semiconductor device using a nitride semiconductor includes: a channel layer 3 and a barrier layer 4 formed by being sequentially laminated on a substrate 1; and a source electrode 5 and a drain electrode 6 formed separately from each other on the barrier layer 4, wherein impurity diffusion regions 22 are formed by performing impurity diffusion to a region below each of the source electrode 5 and the drain electrode 6 and from the front surface of the barrier layer 4 to at least a portion of the channel layer 3, and a bandgap is changed.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种能够通过在保持击穿电压特性的同时降低访问电阻而能够进行高速操作的氮化物半导体器件，并提供其制造方法。解决方案：使用氮化物半导体的异质结场效应半导体器件包括：沟道层3和通过依次层压在衬底1上形成的势垒层4; 以及在阻挡层4上彼此分开形成的源极电极5和漏极电极6，其中通过对源极电极5和漏电极6之下的区域进行杂质扩散，从而形成杂质扩散区域22 阻挡层4的前表面到沟道层3的至少一部分，并且带隙改变。版权所有（C）2011，JPO＆INPIT

8. 发明专利

JP2015008244A ヘテロ接合電界効果型トランジスタおよびその製造方法审中-公开
标题翻译：异相场效应晶体管及其制造方法
公开(公告)号：JP2015008244A
公开(公告)日：2015-01-15
申请号：JP2013133361
申请日：2013-06-26
申请人：三菱電機株式会社 , Mitsubishi Electric Corp
发明人： IMAI AKIFUMI , NANJO TAKUMA , SUZUKI YOSUKE , SUITA MUNEYOSHI , OKAZAKI HIROYUKI , YAGYU EIJI
IPC分类号： H01L21/338 , H01L21/336 , H01L29/778 , H01L29/78 , H01L29/812
摘要：【課題】本発明は、電気特性の変動を抑制するとともにアクセス領域の抵抗を低減することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。【解決手段】本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、半絶縁性SiC基板1上に形成されたチャネル層3と、チャネル層3上に形成された第1の電子供給層4と、第1の電子供給層4上の予め定められた領域に形成されたゲート電極10と、第1の電子供給層4上であって、ゲート電極10の一方側と他方側とに各々形成されたソース電極8およびドレイン電極9と、第1の電子供給層4上であって、ゲート電極10、ソース電極8、およびドレイン電極9が形成された領域以外の領域に、ソース電極8およびドレイン電極9と接さず、かつ第1の電子供給層4と接するように形成された第2の電子供給層5とを備える。【選択図】図1
摘要翻译：要解决的问题：提供能够抑制电特性的变化和降低接入区的电阻的异质结场效应晶体管，并提供其制造方法。解决方案：一种异质结场效应晶体管，其由氮化物半导体，包括：形成在半绝缘SiC衬底1上的沟道层3; 形成在沟道层3上的第一电子供给层4; 形成在第一电子供给层4上的预定区域中的栅极电极10; 分别形成在第一电子供给层4上的栅电极10的一侧和另一侧的源电极8和漏电极9; 以及第二电子供给层5，形成在除了形成栅电极10，源电极8和漏电极9的区域以外的区域中，以便不与源电极8和漏电极9接触，以及以在第一电子供给层4上与第一电子供给层4接触。

9. 发明专利

JP2013149732A Hetero junction field effect transistor and manufacturing method of the same 审中-公开
标题翻译：异相结场场效应晶体管及其制造方法
公开(公告)号：JP2013149732A
公开(公告)日：2013-08-01
申请号：JP2012008101
申请日：2012-01-18
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SUITA MUNEYOSHI , SHIOZAWA KATSUOMI , NANJO TAKUMA , SUZUKI YOSUKE , IMAI AKIFUMI , YAGYU EIJI
IPC分类号： H01L21/338 , H01L21/265 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/778 , H01L29/812
摘要： PROBLEM TO BE SOLVED: To provide a hetero junction field effect transistor which improves entrapment of a two-dimensional electron gas and improves mobility to enable operation at high voltage and high frequency; and provide a manufacturing method of the hetero junction field effect transistor.SOLUTION: A hetero junction field effect transistor composed of a nitride semiconductor comprises: a first nitride semiconductor layer 2 which is a buffer layer formed on a substrate 1; a second nitride semiconductor layer 3 which is a barrier layer formed on the first nitride semiconductor layer; and a third nitride semiconductor layer 4 which is a channel layer formed on the second nitride semiconductor layer. The second nitride semiconductor layer 3 is AlN, and the third nitride semiconductor layer 4 is composed of AlInGaN(0≤a
摘要翻译：要解决的问题：提供一种异质结场效应晶体管，其改善二维电子气的捕获并提高迁移率以使得能够在高电压和高频下操作; 并提供异质结场效应晶体管的制造方法。解决方案：由氮化物半导体构成的异质结场效应晶体管包括：形成在衬底1上的缓冲层的第一氮化物半导体层2; 第二氮化物半导体层3，其是形成在第一氮化物半导体层上的阻挡层; 以及作为形成在第二氮化物半导体层上的沟道层的第三氮化物半导体层4。第二氮化物半导体层3是AlN，第三氮化物半导体层4由AlInGaN（0≤a<1,0≤b≤1,0≤a+b≤1）构成。

10. 发明专利

JP2013004770A Method for etching nitride semiconductor layer and method for manufacturing nitride semiconductor device 有权
标题翻译：用于蚀刻氮化物半导体层的方法和制造氮化物半导体器件的方法
公开(公告)号：JP2013004770A
公开(公告)日：2013-01-07
申请号：JP2011134974
申请日：2011-06-17
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： SUZUKI YOSUKE , SUITA MUNEYOSHI , SHIOZAWA KATSUOMI , NANJO TAKUMA , IMAI AKIFUMI , YAGYU EIJI , ABE YUJI
IPC分类号： H01L21/28 , H01L21/306 , H01L21/338 , H01L29/417 , H01L29/778 , H01L29/812
摘要： PROBLEM TO BE SOLVED: To provide a method for etching a nitride semiconductor layer in which no high-resistance damage layer is formed, and to provide a method for manufacturing a nitride semiconductor device having a low-resistance ohmic electrode using the same.SOLUTION: There is provided a method for etching a nitride semiconductor layer comprising the steps of: (a) injecting an impurity ion into a nitride semiconductor layer and forming an impurity region to a prescribed depth from the surface; heat-treating the impurity region; and (c) removing a prescribed region on a surface side of the impurity region by wet etching.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式