专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2006294205A Nonvolatile memory device and hot electron program disturb preventing method for the same 审中-公开
标题翻译：非易失性存储器件及其电子电子差动预防方法
公开(公告)号：JP2006294205A
公开(公告)日：2006-10-26
申请号：JP2005354647
申请日：2005-12-08
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： JOO SEOK JIN
IPC分类号： G11C16/02 , G11C16/04 , G11C16/06
CPC分类号： G11C16/12 , G11C16/3418
摘要： PROBLEM TO BE SOLVED: To reduce electric fields between a memory cell connected to an edge word line and a selection transistor, thereby preventing program disturb due to hot electrons. SOLUTION: The method includes the steps of boosting, to a first voltage, channels of a first group of memory cells connected to first and n-th edge word lines of N word lines of memory cells connected in series between first transistors connected to respective bit lines and second selection transistors connected to a common source line, and non-selected bit lines of the bit lines; and boosting, to a second voltage, channels of a second group of memory cells connected to the remainder of the word lines excluding the first and n-th edge word lines and word lines to be programmed and the non-selected bit lines. The first voltage is lower than the second voltage. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：为了减少连接到边缘字线的存储单元与选择晶体管之间的电场，从而防止由热电子引起的程序干扰。解决方案：该方法包括以下步骤：将连接到连接在连接在第一晶体管之间的存储单元的N个字线的第一和第n个边缘字线的第一组存储器单元的通道升压连接到公共源极线的相应位线和第二选择晶体管，以及位线的未选位线; 以及将除了要编程的第一和第n个边缘字线和字线和未选择位线之外的剩余字线的第二组存储器单元的通道升压到第二电压。第一电压低于第二电压。版权所有（C）2007，JPO＆INPIT

2. 发明专利

JP2006196150A Nonvolatile memory device and its programming method and reading method 有权
标题翻译：非易失性存储器件及其编程方法和读取方法
公开(公告)号：JP2006196150A
公开(公告)日：2006-07-27
申请号：JP2005376227
申请日：2005-12-27
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： JOO SEOK JIN
IPC分类号： G11C16/04 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/0483 , G11C16/24
摘要： PROBLEM TO BE SOLVED: To provide a nonvolatile memory device for reducing the chip size by removing a common source line, sharing a source selection transistor from which two memory blocks are applied with voltage via the source selection line, and its programming method and reading method. SOLUTION: In the nonvolatile memory device including multiple memory blocks, the multiple memory blocks are configured to share the source selection transistor for being applied with the voltage via the source selection line for every two memory blocks. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供一种非易失性存储器件，用于通过去除公共源极线来减小芯片尺寸，共享源极选择晶体管，通过源极选择线与电压一起施加两个存储块，并且其编程方法和阅读方法。解决方案：在包括多个存储块的非易失性存储器件中，多个存储块被配置为共享用于每两个存储器块经由源选择线施加电压的源选择晶体管。版权所有（C）2006，JPO＆NCIPI

3. 发明专利

JP2011204357A Nonvolatile memory device 审中-公开
标题翻译：非易失性存储器件
公开(公告)号：JP2011204357A
公开(公告)日：2011-10-13
申请号：JP2011158602
申请日：2011-07-20
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： JOO SEOK JIN
IPC分类号： G11C16/02 , G11C16/04 , G11C16/06
CPC分类号： G11C16/12 , G11C16/3418
摘要： PROBLEM TO BE SOLVED: To reduce an electric field between a memory cell connected to an edge word line and selective transistor, and prevent a program disturbance by hot electrons.SOLUTION: The memory device includes memory cells in the intersection areas of the word lines and bit lines, a memory cell array allocated in such a way that the memory cells are connected in series between the first selective transistors connected to the bit lines respectively and the second selective transistors connected to the common source lines, a pump circuit for generating a program voltage and program prohibition voltage, and a voltage divider for generating a voltage for prevention of channel boosting disturbance lower than the program prohibition voltage by dividing the program prohibition voltage outputted by the pump circuit and applying the generated voltage for prevention of channel boosting disturbance to the first and nth edge word lines in the word lines.
摘要翻译：要解决的问题：减少连接到边缘字线的存储单元与选择性晶体管之间的电场，并防止热电子的程序干扰。解决方案：存储器件包括字线和位线，以这样的方式分配的存储单元阵列，使得存储器单元串联连接在连接到位线的第一选择晶体管和连接到公共源极线的第二选择晶体管之间，用于产生程序的泵电路电压和程序禁止电压，以及分压器，用于通过除去由泵电路输出的程序禁止电压并将所产生的电压用于防止通道升压扰动而产生用于防止低于编程禁止电压的通道升压干扰的电压字线中的第一和第n个边缘字线。

4. 发明专利

JP2010250926A Reading operation method of non-volatile element 审中-公开
标题翻译：非挥发性元素的阅读操作方法
公开(公告)号：JP2010250926A
公开(公告)日：2010-11-04
申请号：JP2009255707
申请日：2009-11-09
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： JOO SEOK JIN
IPC分类号： G11C16/06 , G11C16/02 , G11C16/04
CPC分类号： G11C16/24 , G11C16/26
摘要： PROBLEM TO BE SOLVED: To provide a reading operation method of a non-volatile element, which suppresses channel boosting and hot electrons, to prevent a change in threshold voltage distribution of a memory cell, at reading operation.
SOLUTION: The method includes steps of: performing free charge on a selected bit line, sequentially applying a pass voltage to all word lines, changing the pass voltage applied to a word line selected among the word lines to a read voltage and applying the read voltage, and reading data of the selected memory cell connected to the selected word line.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：为了提供抑制通道升压和热电子的非挥发性元件的读取操作方法，以防止在读取操作时存储单元的阈值电压分布的变化。解决方案：该方法包括以下步骤：在所选位线上执行自由电荷，对所有字线顺序施加通过电压，将施加到字线中选择的字线的通过电压改变为读取电压并应用读取电压和连接到所选字线的所选存储单元的读取数据。版权所有（C）2011，JPO＆INPIT

5. 发明专利

JP2008204591A Read-out method of memory element 审中-公开
标题翻译：存储元件的读出方法
公开(公告)号：JP2008204591A
公开(公告)日：2008-09-04
申请号：JP2007186799
申请日：2007-07-18
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： WANG JONG HYUN , CHUNG JUN SEOP , JOO SEOK JIN
IPC分类号： G11C16/02 , G11C16/06 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/28 , G06F11/1072 , G11C11/5642 , G11C29/00
摘要： PROBLEM TO BE SOLVED: To provide a read-out method of a memory element by which cell information can be read out accurately even when cell voltage is varied due to a cell keeping property in, especially, a multilevel cell (MLC).
SOLUTION: The read-out method of the memory element including the multi-level cell, includes a process for reading out data by a first read-out instruction, a process for judging propriety of error correction of the read out data, a process for performing read-out of data by a second read-out instruction when error correction is judged as hard, a process for judging propriety of error correction of the read out data based on the second read-out instruction, and a process for reading out data by the Nth (N≥3, integer) read-out instruction when error correction is judged as hard.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种存储元件的读出方法，即使当由于特别是多电平单元（MLC）中的单元保持特性而使单元电压变化时，也能准确地读出单元信息，。解决方案：包括多级单元的存储元件的读出方法包括通过第一读出指令读出数据的处理，用于判断读出数据的纠错的适当性的处理，当错误校正被判断为硬时，通过第二读出指令执行读出数据的处理，基于第二读出指令判断读出数据的纠错的适当性的处理，以及当判断错误校正时，通过第N（N≥3，整数）读出指令读出数据。版权所有（C）2008，JPO＆INPIT

6. 发明专利

JP2007109364A Program method of flash memory device 审中-公开
标题翻译：闪存存储器件的程序方法
公开(公告)号：JP2007109364A
公开(公告)日：2007-04-26
申请号：JP2006186170
申请日：2006-07-06
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： JOO SEOK JIN
IPC分类号： G11C16/02 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C11/5628 , G11C16/10
摘要： PROBLEM TO BE SOLVED: To provide a program method of a flash memory device by which reliability of the device is enhanced by reducing distribution width of a threshold voltage of a state "10" having the widest threshold voltage distribution width during program operation of the flash memory device having a multi-level cell. SOLUTION: In a program operation (LSB program) having the state "10", a dummy pulse having no verification operation is applied to the multi-level cell before application of a program voltage to reduce distribution width of the threshold voltage having the state "10". COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：解决方案：提供一种闪存器件的编程方法，通过在编程操作期间减小具有最宽阈值电压分布宽度的状态“10”的阈值电压的分布宽度，从而增强了器件的可靠性具有多级单元的闪速存储器件。解决方案：在具有状态“10”的程序操作（LSB程序）中，在施加编程电压之前，对多级单元施加无验证操作的伪脉冲，以减小具有状态“10”。版权所有（C）2007，JPO＆INPIT

7. 发明专利

DE102007031027B4 Leseverfahren einer Speichervorrichtung 未知
公开(公告)号：DE102007031027B4
公开(公告)日：2016-11-24
申请号：DE102007031027
申请日：2007-07-04
申请人： HYNIX SEMICONDUCTOR INC
发明人： WANG JONG HYUN , CHUNG JUN SEOP , JOO SEOK JIN
IPC分类号： G11C16/34 , G06F11/10 , G11C16/28
摘要： Leseverfahren für eine nicht-flüchtige Speichervorrichtung mit Multi-Level-Zellen, wobei das Verfahren folgende Verfahrensschritte aufweist: Vorsehen eines Lesebefehls mit einem Satz anfänglicher Lesespannungen und von n Lesebefehlen mit einem jeweiligen Satz kompensierter Lesespannungen, die stufenweise niedriger sind als die anfänglichen Lesespannungen und welche zum Kompensieren von Verschiebungen in Schwellspannungen in den Multi-Level-Zellen dienen, wobei n eine natürliche Zahl größer oder gleich 1 ist; Durchführen eines ersten Lesevorgangs zum Lesen der Multi-Level-Zellen in einem Speicherblock gemäß dem Lesebefehl mit dem Satz anfänglicher Lesespannungen; Bestimmen, ob eine Fehlerrate des ersten Lesevorgangs ein vorgegebenes Niveau überschreitet; falls die Fehlerrate das vorgegebene Niveau nicht überschreitet, Durchführen einer Fehlerkorrektur und Beenden des Verfahrens; Durchführen eines zweiten bis höchstens (n + 1)-ten Lesevorgangs zum Lesen der Multi-Level-Zellen in dem Speicherblock gemäß einem zweiten bis (n + 1)-ten Lesebefehl mit einem jeweiligen Satz kompensierter Lesespannungen, wenn der jeweils vorherige Lesevorgang eine Fehlerrate ergibt, die das vorgegebene Niveau überschreitet; Bestimmen, ob eine jeweilige Fehlerrate des zweiten bis höchsten n-ten Lesevorgangs ein vorgegebenes Niveau überschreitet; sobald die jeweilige Fehlerrate das vorgegebene Niveau nicht überschreitet, Durchführen einer Fehlerkorrektur und Beenden des Verfahrens; falls die Fehlerrate des n-ten Lesevorgangs das vorgegebene Niveau überschreitet, Bestimmen, ob eine Fehlerrate des (n + 1)-ten Lesevorgangs ein vorgegebenes Niveau überschreitet; falls die Fehlerrate des (n + 1)-ten Lesevorgangs das vorgegebene Niveau nicht überschreitet, Durchführen einer Fehlerkorrektur und anschließendes Durchführen eines Blockkopiervorgangs der Daten des (n + 1)-ten Lesevorgangs, um in dem Speicherblock gespeicherte Daten in einen anderen Speicherblock zu kopieren und Beenden des Verfahrens; Bezeichnen des Speicherblocks als ausgefallener Block, wenn die Fehlerrate des (n + 1)-ten Lesevorgangs das vorgegebenes Niveau überschreitet und Beenden des Verfahrens.

8. 发明专利

DE102007031027A1 未知
公开(公告)号：DE102007031027A1
公开(公告)日：2008-09-04
申请号：DE102007031027
申请日：2007-07-04
申请人： HYNIX SEMICONDUCTOR INC
发明人： WANG JONG HYUN , CHUNG JUN SEOP , JOO SEOK JIN
IPC分类号： G11C16/34
摘要： A read method of a memory device including a MLC includes the steps of performing a data read operation according to a first read command; determining whether error correction of the read data is possible; if, as a result of the determination, error correction is difficult, performing a data read operation according to a second read command; determining whether error correction of read data is possible according to the second read command; and if, as a result of the determination, error correction is difficult, performing a data read operation according to a Nth (N≧3, N is an integer) read command.

9. 发明专利

DE102008011514B4 Steuerschaltung einer Flash-Speichervorrichtung und Verfahren zum Betreiben der Flash-Speichervorrichtung 未知
公开(公告)号：DE102008011514B4
公开(公告)日：2013-02-21
申请号：DE102008011514
申请日：2008-02-28
申请人： HYNIX SEMICONDUCTOR INC
发明人： JOO SEOK JIN
IPC分类号： G11C16/06
摘要： Verfahren zum Betreiben einer Flash-Speichervorrichtung mit einem ersten und einem zweiten Bereich, wobei das Verfahren folgende Verfahrensschritte aufweist: Empfangen eines Programmierbefehls (210), wobei Programmierdaten mit dem Programmierbefehl verknüpft sind; Invertieren der Programmierdaten (230), wenn der empfangene Programmierbefehl ein Befehl zur Programmierung des zweiten Bereiches ist; und Programmieren der invertierten Programmierdaten (250) in den zweiten Bereich, wobei ein erster Zustand einen programmierten Zustand in dem ersten Bereich und einen gelöschten Zustand in dem zweiten Bereich repräsentiert, und wobei ein zweiter Zustand einen gelöschten Zustand in dem ersten Bereich und einen programmierten Zustand in dem zweiten Bereich repräsentiert.

10. 发明专利

DE102008011514A1 未知
公开(公告)号：DE102008011514A1
公开(公告)日：2008-11-06
申请号：DE102008011514
申请日：2008-02-28
申请人： HYNIX SEMICONDUCTOR INC
发明人： JOO SEOK JIN
IPC分类号： G11C16/06
摘要： Provided is a method of operating a flash memory device having a first area and a second area, in which a programmed state and an erased state of the first area are opposite to that of the second area. The method includes receiving a program command, inverting the program data when the received program command is a command for programming the second area, and programming the inverted program data into the second area.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式