专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2014019561A1 VERFAHREN ZUR HERSTELLUNG VON GRAPHEN 审中-公开
标题翻译：用于生产GRAPH
公开(公告)号：WO2014019561A1
公开(公告)日：2014-02-06
申请号：PCT/DE2013/000367
申请日：2013-07-05
申请人： FORSCHUNGSZENTRUM JÜLICH GMBH
发明人： MANTL, Siegfried , ZHAO, Qing-Tai , LIU, Linjie
IPC分类号： C01B31/04
CPC分类号： B82Y40/00 , B82Y30/00 , C01B32/184
摘要： Bei dem Verfahren wird Kohlenstoff oder eine Kohlenstoffverbindung in ein Trägermaterial eingebracht, und das Graphen wird durch Temperaturbehandlung an der Oberfläche oder an einer Grenzfläche des Trägermaterials segregiert. Unter Segregation durch Temperaturbehandlung ist jede Segregation zu verstehen, die kausal dadurch verursacht wird, dass das Trägermaterial auf eine Temperatur von 200 °C oder höher aufgeheizt und anschließend wieder unter diese Temperatur abgekühlt wird. Es ist dabei unerheblich, ob die Segregation während der Aufheizphase, während der Haltezeit oder während der Abkühlphase eintritt. Erfindungsgemäß wird das Trägermaterial in Kontakt mit einem Stabilisierungsmaterial gebracht und durch Temperaturbehandlung bei 200 °C oder höher, bevorzugt bei 500 °C oder höher, ganz oder teilweise in eine chemische Verbindung mit dem Stabilisierungsmaterial überführt. Es wurde erkannt, dass die Stabilität der chemischen Verbindung dafür sorgt, dass die Fläche, auf der die Graphenschicht gebildet wird, durch die für die Segregation notwendige Temperaturbehandlung deutlich geringere Schäden erleidet als nach dem bisherigen Stand der Technik.
摘要翻译：在这个过程中，碳或碳的化合物被结合到载体材料，并且该图是通过热处理在表面上或在所述基板的界面分离。下通过温度处理偏析，每个偏析是可以理解的是有因果的事实，所述载体材料为200℃或更高加热和然后的温度再次冷却低于该温度引起的。它是否是在加热阶段的偏析，持有期间或在冷却发生无关紧要的。根据本发明，载体材料被带入与稳定化材料接触，并通过加热处理在200℃以上，在500℃或更高的全部或与稳定材料的化学化合物的一部分转化，优选。人们已经认识到，该化学化合物的稳定性保证了在其上形成石墨烯层的表面经历由需要对偏析温度处理作为在现有技术中更少显著损坏。

2. 发明申请

WO2021254830A1 NEURONEN UND SYNAPSEN MIT FERROELEKTRISCH MODULIERTEN METALL-HALBLEITER SCHOTTKY DIODEN NEBST VERFAHREN 审中-公开
公开(公告)号：WO2021254830A1
公开(公告)日：2021-12-23
申请号：PCT/EP2021/065297
申请日：2021-06-08
申请人： FORSCHUNGSZENTRUM JÜLICH GMBH
发明人： ZHAO, Qing-Tai
IPC分类号： G06N3/063 , H01L29/51 , H01L29/78 , G06N3/0635 , H01L29/41775 , H01L29/516 , H01L29/7831 , H01L29/7839 , H01L29/78391
摘要： Die Erfindung betrifft ein synaptisches Bauteil für ein neuronales Netzwerk mit einer Schicht aus einem Halbleiter (101, 201) und einer Source - Elektrode (102, 202), die mit der halbleitenden Schicht (101, 201) verbunden ist, und einer Drain - Elektrode (103, 203), die mit der halbleitenden Schicht (101, 201) verbunden ist, wobei die Source - Elektrode (102, 202) von der Drain - Elektrode (103, 203) räumlich getrennt ist, wobei die Source - Elektrode (102, 202) und die halbleitende Schicht (101, 201) eine Schottky - Diode bilden, wobei die Source - Elektrode (102, 202) von einer ersten Gate - Elektrode (105a, 205a) durch ferroelektrisches Material (104a, 104b, 204) getrennt ist. Die Erfindung betrifft außerdem ein Verfahren für den Betrieb eines erfindungsgemäßen synaptischen Bauteils, indem die erste Schottky - Diode (101, 102; 201, 202) in Sperrrichtung geschaltet wird und an die erste Gate - Elektrode (105a, 205a) eine elektrische Spannung (Vg1) pulsförmig angelegt wird.

3. 发明申请

WO2013127378A1 VERFAHREN ZUR HERSTELLUNG EINER EINKRISTALLINEN METALL-HALBLEITER-VERBINDUNG 审中-公开
标题翻译：一种用于生产单晶金属 - 半导体连接
公开(公告)号：WO2013127378A1
公开(公告)日：2013-09-06
申请号：PCT/DE2013/000087
申请日：2013-02-16
申请人： FORSCHUNGSZENTRUM JÜLICH GMBH
发明人： ZHAO, Qing-Tai , KNOLL, Lars , MANTL, Siegfried
IPC分类号： H01L21/285 , H01L21/04
CPC分类号： H01L21/283 , H01L21/0485 , H01L21/28518 , H01L29/165 , H01L29/66068 , H01L29/78
摘要： Bei dem Verfahren zur Herstellung einer einkristallinen Metall-Halbleiter-Verbindung an der Oberfläche einer halbleitenden Funktionsschicht wird zunächst eine das Metall enthaltende Vorratsschicht auf die Funktionsschicht aufgebracht. Anschließend wird durch Tempern die Reaktion des Metalls mit der Funktionsschicht ausgelöst. Erfindungsgemäß endet die Vorratsschicht spätestens bei einer Schichtdicke von 5 nm ab der Oberfläche der Funktionsschicht, oder sie geht spätestens bei dieser Schichtdicke in einen Bereich über, in dem das Metall langsamer diffundiert als im unmittelbar an die Funktionsschicht angrenzenden Bereich. Durch diese Maßnahme kann der Diffusionsfluss des Metalls in die Funktionsschicht vorteilhaft vermindert werden. Es wurde erkannt, dass es gerade hiervon abhängt, ob die Metall-Halbleiter-Verbindung einkristallin wird. Die Vorratsschicht kann mindestens zwei Schichten aus dem Metall oder einer Legierung des Metalls, die voneinander durch eine Diffusionsbarriere getrennt sind, aber auch eine unmittelbar an die Funktionsschicht angrenzende Schicht aus dem Metall und mindestens eine Schicht aus einer Legierung des Metalls umfassen.
摘要翻译：在用于半导电功能层的表面上制造单晶金属 - 半导体化合物的制造方法是含有股票的金属层首先施加到功能层。接着，通过加热，所述金属的与功能层的反应引起的。根据本发明，所述存储层最迟在从功能层的表面5nm的层厚度结束，或者它是在最新的在上方的区域，其中，所述金属扩散比在紧邻所述功能层部分更慢此层的厚度。通过这种措施中的金属的扩散流可以在功能层能够有利地减小。它已认识到，这取决于它们的只是，在金属与半导体的化合物是否是单晶的。存储层可包括金属，它们通过一个扩散屏障分隔的金属或合金中的至少两个层，但也紧邻从金属层的功能层和包含该金属的合金中的至少一个层。

4. 发明申请

WO2013075690A2 BAND ZU BAND TUNNEL-FELDEFFEKTTRANSISTOR MIT GRADIERTER HALBLEITERHETEROSTRUKTUR IM TUNNELÜBERGANG 审中-公开
标题翻译：带带隧道场效应晶体管，分等级的半导体异质结构在隧道转变
公开(公告)号：WO2013075690A2
公开(公告)日：2013-05-30
申请号：PCT/DE2012/001078
申请日：2012-11-07
申请人： FORSCHUNGSZENTRUM JÜLICH GMBH
发明人： MANTL, Siegfried , ZHAO, Qing-Tai
IPC分类号： H01L29/739
CPC分类号： H01L29/66356 , H01L29/161 , H01L29/165 , H01L29/7391
摘要： Im Rahmen der Erfindung wurde ein Band zu Band Tunnel-Feldeffekttransistor entwickelt. Dieser besteht aus dotiertem Source, dotiertem Drain und undotiertem Kanal in einer p-i-n-Struktur. An den Kanal grenzt ein Dielektrikum an, das ein Gate zur Steuerung des Transistors gegen den Kanal beabstandet. Zwischen dem undotierten Kanal und dem angrenzenden dotierten Bereich ist der Tunnelübergang durch eine gradierte Heterostruktur aus mindestens einem ersten Material (A) und einem zweiten Material (B) mit größerer Bandlücke ausgebildet ist. Erfindungsgemäß steigt entlang der Heterostruktur die Konzentration von Material (A) zunächst an, nimmt ein Maximum an und fällt anschließend wieder ab. Es wurde erkannt, dass für eine derartige Struktur nur eine sehr dünne Schicht des Materials (A) erforderlich ist, so dass die kritische Schichtdicke für fehlerfreies einkristallines Wachstum nicht oder viel weniger überschritten werden muss als in der gradierten Si/Ge Heterostruktur gemäß Stand der Technik.
摘要翻译：作为本发明的一部分，一个带带隧穿场效应晶体管已经研制成功。这包括掺杂源极和漏极中的p结构中掺杂掺杂通道。介电到邻近信道，所述间隔开的门，用于控制所述晶体管的信道。未掺杂的信道和所述隧道结的相邻掺杂区之间由至少一个第一材料（A）和第二材料（B）的分级异质结构形成与更大的带隙形成。根据本发明的材料（A）的浓度沿着第一异质上升时，发生在一个最大值，然后再次下降。已经认识到，对于这样的结构，仅需要该材料（A）的非常薄的层，从而对于无缺陷的单晶生长的临界层厚度不或更少比在渐变硅/锗异质结构按照现有技术的突破，

5. 发明申请

WO2016095885A1 TUNNEL-FELDEFFEKTTRANSISTOR SOWIE VERFAHREN ZU DESSEN HERSTELLUNG 审中-公开
标题翻译：隧道场效应晶体管，及其制造方法
公开(公告)号：WO2016095885A1
公开(公告)日：2016-06-23
申请号：PCT/DE2015/000531
申请日：2015-11-04
申请人： FORSCHUNGSZENTRUM JÜLICH GMBH
发明人： ZHAO, Qing-Tai , MANTL, Siegfried , BLAESER, Sebastian
IPC分类号： H01L29/739 , H01L29/66 , H01L29/06 , H01L29/08
CPC分类号： H01L29/0847 , H01L29/0673 , H01L29/66356 , H01L29/66795 , H01L29/7391 , H01L29/78
摘要： Der erfindungsgemäße Tunnel-Feldeffekttransistor (TFET) weist insbesondere zwei Vorteile gegenüber dem bisherigen Stand der Technik auf. Zum einen werden eine verkürzte Tunnelbarriere und damit ein verkürzter Tunnelübergang bereitgestellt. Dies wird dadurch bewerkstelligt, dass im Sourcebereich einerseits eine Silizidierung und zudem eine Dotierstoffsegregation vorgesehen sind, die eine steilere Tunnelflanke bewirken. Andererseits wird durch eine selektive und selbst justierende Silizidierung die Tunnelfläche selbst vergrößert, wobei bei dem erfindungsgemäßen Tunnel-Feldeffekttransistor (TFET) ein Tunnelübergang vorgesehen ist, der parallel zu den elektrischen Feldlinien des Gates verläuft. Der erfindungsgemäße Tunnel-Feldeffekttransistor (TFET) verbindet somit einen Tunnelübergang parallel zu den elektrischen Feldlinien des Gates mit einem vergrößerten Tunnelbereich unterhalb des Gates mit einem Material, welches eine schmalere Bandlücke aufweist. Das erfindungsgemäße Verfahren zur Herstellung des TFETs umfasst eine selektive, selbstjustierende Silizierung und zudem eine Dotierstoffsegregation. Durch diese Schritte wird es möglich, den Tunnelübergang auf wenige Nanometer genau reproduzierbar herzustellen.
摘要翻译：特别地，根据本发明的隧道场效应晶体管（TFET）具有优于现有技术的两个优点。一方面，提供了一个缩短的隧道势垒，因此缩短的隧道结。这是通过，在一方面硅化以及在源极区被设置的掺杂剂的隔离，隧道效应更陡的侧翼。在另一方面，所述隧道区域在本发明的隧道场效应晶体管是（TFET）即使通过选择性的和自对准硅化增加，提供了一种隧道结平行于栅极的电场线。根据本发明（TFET）隧道场效应晶体管从而结合平行于栅极的电场线与放大的隧道区域中的栅极的下方与具有较窄的带隙的材料的隧道结。用于制造的TFET本发明的方法包括选择性自对准硅化物化，并且也是掺杂剂偏析。通过这些措施，可以使隧道结到几纳米精确的可再现。

6. 发明申请

WO2013159758A1 VERSPANNTES BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG 审中-公开
标题翻译：应变分量及其制备方法
公开(公告)号：WO2013159758A1
公开(公告)日：2013-10-31
申请号：PCT/DE2013/000168
申请日：2013-03-28
申请人： FORSCHUNGSZENTRUM JÜLICH GMBH
发明人： MANTL, Siegfried , ZHAO, Qing-Tai , BUCA, Dan, Mihai , GRÜTZMACHER, Detlev
IPC分类号： H01L29/66 , H01L29/775 , H01L29/06 , H01L29/10 , B82Y10/00 , B82Y40/00 , H01L29/78
CPC分类号： B82Y10/00 , B82Y40/00 , H01L29/0673 , H01L29/1054 , H01L29/66439 , H01L29/775 , H01L29/78696
摘要： Das Bauelement umfasst ein Substrat (11) und eine verspannte halbleitende Funktionsschicht (13). Erfindungsgemäß ist die Funktionsschicht (13) mindestens in dem Nutzbereich, der die elektronische oder optoelektronische Funktion des Bauelements ausübt (II), vom Substrat entkoppelt und durch ein mindestens in einem Teilbereich auf der Funktionsschicht angeordnetes verspanntes Stressormaterial (14) verspannt, und/oder sie ist durch ein Haltematerial, das bei vorhandener und verspannter Funktionsschicht zwischen Funktionsschicht Substrat angeordnet wurde, an das Substrat gekoppelt. Die Funktionsschicht kann zunächst unverspannt hergestellt und erst durch das Aufbringen des Stressormaterials (14) verspannt werden. Diese Verspannung bleibt erhalten, solange das Stressormaferial auf der Funktionsschicht verbleibt. Sie kann aber auch konserviert werden, indem zwischen der Funktionsschicht und dem Substrat ein Haltematerial angeordnet wird, das die Funktionsschicht fest an das Substrat ankoppelt. Kern des Verfahrens ist analog, dass mindestens in einem Teilbereich auf der Funktionsschicht ein verspanntes Stressormaterial aufgebracht wird und mindestens der Nutzbereich der Funktionsschicht, der die elektronische Funktion des Bauelements ausübt, vom Substrat entkoppelt wird.
摘要翻译：该器件包括衬底（11）和一个应变半导体功能层（13）。根据本发明，至少在有用区域的功能层（13），其执行所述组分（II）的电子或光电子功能，从所述基底和通过在一个局部区域至少配置在所述功能层应变应力源（14）夹紧阀去耦和/或由已经被安排在功能层基板至基板之间现有的和应变功能层的保持材料耦合。功能层可以首先被夹紧制备无应力，并且仅通过将Stressormaterials（14）。只要Stressormaferial保持在功能层上该张力被保持。然而，它也可以通过保持材料设置在功能层和基板，其耦合功能层固定到衬底之间是保守的。该方法的本质是类似于应变应力源是在局部区域中的至少施加在功能层上，并至少在功能层，其执行装置的电子功能从基板解耦的有效载荷。

7. 发明申请

WO2005015629A1 VERFAHREN ZUR HERSTELLUNG EINES KONTAKTES UND ELEKTRONISCHE BAUELEMENT, UMFASSEND DERARTIGE KONTAKTE 审中-公开
标题翻译：方法生产电子部件接触，并且包括这种接触
公开(公告)号：WO2005015629A1
公开(公告)日：2005-02-17
申请号：PCT/DE2004/001294
申请日：2004-06-19
申请人： FORSCHUNGSZENTRUM JÜLICH GMBH , MANTL, Siegfried , ZHAO, Qing-Tai
发明人： MANTL, Siegfried , ZHAO, Qing-Tai
IPC分类号： H01L21/336
CPC分类号： H01L29/66643 , H01L21/26506 , H01L21/28518 , H01L21/28537 , H01L29/1054 , H01L29/47 , H01L29/66984 , H01L29/785 , H01L2924/0002 , H01L2924/00
摘要： Die Erfindung betrifft ein Verfahren zur Herstellung passivierter Grenzflächen (6a, 6b) zwischen einer ersten Schicht, wie einem Silizid (5) und einer angrenzenden Schicht. Während des Verfahrens werden Passivierungselemente, wie S, Se, Te, in diese Schichtstruktur eingebracht und während einer Temperaturbehandlung an mindestens einer Grenzfläche der ersten Schicht zur angrenzenden Schicht angereichert. Dadurch gelingt es Schottky-Barrieren zu reduzieren und die Austrittsarbeit der Übergänge einzustellen. Bauelemente, z. B. Schottky-Barrieren MOSFETs mit kleinen oder gar negativen Schottky-Barrieren als Source- und / oder Drain-Kontakten und Spintransistoren sind offenbart.
摘要翻译：本发明涉及一种方法，用于制造第一层之间的界面钝化（6A，6B），诸如硅化物（5）和相邻的层。在此过程中，钝化，如S，硒，碲，在该层结构中，并在第一层的至少一个接口的热处理到相邻层期间被富集。这使得它可以减少肖特基势垒和调整过渡的功函数。等元器件。小或甚至负的肖特基势垒作为源极和/或漏极触点和自旋晶体管B.肖特基势垒的MOSFET中公开。

8. 发明申请

WO2003075355A1 SELBSTJUSTIERENDES VERFAHREN ZUR HERSTELLUNG EINES DOPPEL-GATE MOSFET 审中-公开
标题翻译：自调整用于生产双栅MOSFET
公开(公告)号：WO2003075355A1
公开(公告)日：2003-09-12
申请号：PCT/DE2003/000499
申请日：2003-02-25
申请人： FORSCHUNGSZENTRUM JÜLICH GMBH , ZHAO, Qing-Tai , MANTL, Siegfried
发明人： ZHAO, Qing-Tai , MANTL, Siegfried
IPC分类号： H01L29/786
CPC分类号： H01L29/66772 , H01L29/78645
摘要： Die Erfindung beschreibt ein selbstjustierendes Verfahren zur Herstellung eines Doppel-Gate-Transistors. Die Bauelementbereiche (3B: Source/Drain, 3C: Kanal) werden im ersten Schritt durch selektives, laterales Unterätzen einer zuerst gebildeten Isolatorschicht und einer vergrabenen selektiv ätzbaren Schicht in einer Schichtstruktur hergestellt. Die beiden selektiv ätzbaren Schichten werden dann von der Seite so zurückgeätzt, daß Tunnel (T1, T2) auf und unter dem Kanal (3C) entstehen. Diese werden nach der Bildung der Gatedielektrika (7) auf der Halbleiterschicht mit einem elektrisch leitenden Gatematerial aufgefüllt. Das obere und das untere Gate (8) sind dadurch sowohl zueinander als auch zu den Source- und Drain-Bereichen (3B) perfekt justiert.
摘要翻译：本发明涉及自对准制造方法的双栅极晶体管。在第一步骤中，部件区域（3B：源极/漏极，3C：信道）通过实现一个首先形成绝缘体层的选择性的侧向钻蚀和在层结构的埋选择性可蚀刻层的制造。然后，两个选择性蚀刻层进行蚀刻从侧面背面由此上方和下方的通道（3C）隧道（T1，T2）的形成而产生。形成在半导体层上的栅极电介质（7）后，论文隧道在导电栅极材料填充。其结果是，上部和下部栅极（8）完全相对于彼此以及到源极和漏极区域（图3B）对准两者。

9. 发明公开

EP4133419A1 NEURONEN UND SYNAPSEN MIT FERROELEKTRISCH MODULIERTEN METALL-HALBLEITER SCHOTTKY DIODEN NEBST VERFAHREN 审中-实审
公开(公告)号：EP4133419A1
公开(公告)日：2023-02-15
申请号：EP21731993.8
申请日：2021-06-08
申请人： Forschungszentrum Jülich GmbH
发明人： ZHAO, Qing-Tai
IPC分类号： G06N3/063 , H01L29/51 , H01L29/78

10. 发明公开

EP3235002A1 TUNNEL-FELDEFFEKTTRANSISTOR SOWIE VERFAHREN ZU DESSEN HERSTELLUNG 有权
公开(公告)号：EP3235002A1
公开(公告)日：2017-10-25
申请号：EP15813251.4
申请日：2015-11-04
申请人： Forschungszentrum Jülich GmbH
发明人： ZHAO, Qing-Tai , MANTL, Siegfried , BLAESER, Sebastian
IPC分类号： H01L29/739 , H01L29/66 , H01L29/06 , H01L29/08
摘要： The invention relates to a tunnel field-effect transistor (TFET) having, in particular, two advantages over the prior art. First, a shortened tunnel barrier and thus a shortened tunnel junction are provided. This is effected in that silicidation and additionally dopant segregation are provided in the source region, which bring about a steeper tunnel edge. Second, the tunnel surface itself is enlarged by means of selective and self-adjusting silicidation, wherein, in the case of the tunnel field-effect transistor (TFET) according to the invention, a tunnel junction that extends parallel to the electric field lines of the gate is provided. The tunnel field-effect transistor (TFET) according to the invention thus combines a tunnel junction parallel to the electric field lines of the gate and having an enlarged tunnel region below the gate with a material that has a narrower band gap. The method according to the invention for producing the TFET comprises selective, self-adjusting silicidation and additionally dopant segregation. These steps make it possible to produce the tunnel junction reproducibly with an accuracy of a few nanometers.
摘要翻译：本发明涉及隧道场效应晶体管（TFET），特别是与现有技术相比具有两个优点。首先，提供缩短的隧道屏障并因此提供缩短的隧道结。这是因为在源区中提供了硅化和额外的掺杂分离，这导致了更陡峭的隧道边缘。其次，隧道表面本身通过选择性和自调整硅化来扩大，其中，在根据本发明的隧道场效应晶体管（TFET）的情况下，隧道结平行于电场线门提供。根据本发明的隧道场效应晶体管（TFET）因此结合了与栅极的电场线平行的隧道结并且具有在栅极下方的扩大的隧道区与具有较窄带隙的材料。根据本发明的用于制造TFET的方法包括选择性自调节硅化和附加掺杂分离。这些步骤可以以几纳米的精度重复生产隧道结。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式