会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 6. 发明授权
      US08319256B2 Layout design for a high power, GaN-based FET 有权
    • Layout design for a high power, GaN-based FET
    • 高功率GaN基FET的布局设计
    • US08319256B2
    • 2012-11-27
    • US12821492
    • 2010-06-23
    • Linlin Liu , Milan Pophristic , Boris Peres
    • Linlin Liu , Milan Pophristic , Boris Peres
    • H01L31/072 , H01L31/109 , H01L31/0328 , H01L31/0336
    • H01L29/7786 , H01L29/0657 , H01L29/2003 , H01L29/41758 , H01L29/42316
    • A FET includes a substrate, a buffer layer disposed on the substrate, a channel layer disposed over the buffer layer and a barrier layer disposed over the channel layer. Source, gate and drain electrodes are located over the barrier layer and extend in a longitudinal direction thereon. A portion of the channel and barrier layers define a mesa extending in the longitudinal direction and the source and drain electrodes extend beyond an edge of the mesa. The gate electrodes extend along an edge sidewall of the mesa. A conductive source interconnect is disposed over the buffer layer and have a first end electrically connected to the source electrode. A first dielectric layer is disposed over the buffer layer and over the source interconnect. A gate via is formed in the first dielectric layer. A conductive gate node extends along the buffer layer and electrically connects the portion of the gate electrode extending along the sidewall of the mesa. A gate pad is disposed on the first dielectric layer adjacent the mesa. A conductive gate connect strip is located over the gate node and is in contact therewith. The gate strip is in electrical contact with the gate pad. A source via is formed in the first dielectric layer and a source pad is formed in the source via. The conductive source interconnect has a second end in electrical contact with the source pad.
    • FET包括衬底，设置在衬底上的缓冲层，设置在缓冲层上的沟道层和设置在沟道层上的阻挡层。 源极，栅极和漏极电极位于阻挡层的上方并沿其纵向方向延伸。 通道和阻挡层的一部分限定沿纵向方向延伸的台面，并且源电极和漏电极延伸超过台面的边缘。 栅电极沿着台面的边缘侧壁延伸。 导电源互连设置在缓冲层之上并且具有电连接到源电极的第一端。 第一介电层设置在缓冲层之上并且在源互连上。 在第一电介质层中形成栅极通孔。 导电栅极节点沿着缓冲层延伸并且电连接沿着台面的侧壁延伸的栅电极的部分。 栅极焊盘设置在与台面相邻的第一电介质层上。 导电栅极连接条位于栅极节点上方并与其接触。 栅极条与栅极焊盘电接触。 源极通孔形成在第一电介质层中，并且在源极通孔中形成源极焊盘。 导电源互连具有与源极焊盘电接触的第二端。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明申请
      US20110316045A1 LAYOUT DESIGN FOR A HIGH POWER, GaN-BASED FET 有权
    • LAYOUT DESIGN FOR A HIGH POWER, GaN-BASED FET
    • 用于高功率GaN基FET的布局设计
    • US20110316045A1
    • 2011-12-29
    • US12821492
    • 2010-06-23
    • Linlin LIU , Milan POPHRISTIC , Boris Peres
    • Linlin LIU , Milan POPHRISTIC , Boris Peres
    • H01L29/772
    • H01L29/7786 , H01L29/0657 , H01L29/2003 , H01L29/41758 , H01L29/42316
    • A FET includes a substrate, a buffer layer disposed on the substrate, a channel layer disposed over the buffer layer and a barrier layer disposed over the channel layer. Source, gate and drain electrodes are located over the barrier layer and extend in a longitudinal direction thereon. A portion of the channel and barrier layers define a mesa extending in the longitudinal direction and the source and drain electrodes extend beyond an edge of the mesa. The gate electrodes extend along an edge sidewall of the mesa. A conductive source interconnect is disposed over the buffer layer and have a first end electrically connected to the source electrode. A first dielectric layer is disposed over the buffer layer and over the source interconnect. A gate via is formed in the first dielectric layer. A conductive gate node extends along the buffer layer and electrically connects the portion of the gate electrode extending along the sidewall of the mesa. A gate pad is disposed on the first dielectric layer adjacent the mesa. A conductive gate connect strip is located over the gate node and is in contact therewith. The gate strip is in electrical contact with the gate pad. A source via is formed in the first dielectric layer and a source pad is formed in the source via. The conductive source interconnect has a second end in electrical contact with the source pad.
    • FET包括衬底，设置在衬底上的缓冲层，设置在缓冲层上的沟道层和设置在沟道层上的阻挡层。 源极，栅极和漏极电极位于阻挡层的上方并沿其纵向方向延伸。 通道和阻挡层的一部分限定沿纵向方向延伸的台面，并且源电极和漏电极延伸超过台面的边缘。 栅电极沿台面的边缘侧壁延伸。 导电源互连设置在缓冲层之上并且具有电连接到源电极的第一端。 第一介电层设置在缓冲层之上并且在源互连上。 在第一电介质层中形成栅极通孔。 导电栅极节点沿着缓冲层延伸并且电连接沿着台面的侧壁延伸的栅电极的部分。 栅极焊盘设置在与台面相邻的第一电介质层上。 导电栅极连接条位于栅极节点上方并与其接触。 栅极条与栅极焊盘电接触。 源极通孔形成在第一电介质层中，并且在源极通孔中形成源极焊盘。 导电源互连具有与源极焊盘电接触的第二端。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号