专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102216153B1 박막트랜지스터 어레이 기판 및 그 제조방법 有权
公开(公告)号：KR102216153B1
公开(公告)日：2021-02-16
申请号：KR1020140079236
申请日：2014-06-26
申请人： 엘지디스플레이 주식회사
发明人： 황선희 , 남경진 , 방정호
IPC分类号： H01L29/786 , H01L21/336 , H01L27/32
摘要： 본발명의일 실시예에따른박막트랜지스터어레이기판은기판, 상기기판상에위치하는게이트전극, 상기게이트전극상에위치하는게이트절연막, 상기게이트절연막상에위치하며상기게이트전극과대응하는액티브층, 상기액티브층상에위치하되서로이격된오믹콘택층, 상기오믹콘택층상에위치하는소스전극및 드레인전극, 상기소스전극및 드레인전극의각 측면에위치하는금속층, 상기소스전극및 드레인전극상에위치하는보호막, 및상기보호막상에위치하며상기드레인전극과연결되는화소전극을포함하며, 상기오믹콘택층이서로이격된간격은상기소스전극과드레인전극이서로이격된간격보다작은것을특징으로한다.

2. 发明授权

KR102142477B1 어레이 기판 및 이의 제조방법 有权
公开(公告)号：KR102142477B1
公开(公告)日：2020-08-07
申请号：KR1020130138151
申请日：2013-11-14
申请人： 엘지디스플레이 주식회사
发明人： 홍기상 , 정호영 , 방정호
IPC分类号： H01L29/786 , H01L21/336

3. 发明授权

KR101971991B1 액정표시장치 및 이의 제조방법 有权
公开(公告)号：KR101971991B1
公开(公告)日：2019-04-24
申请号：KR1020130034264
申请日：2013-03-29
申请人： 엘지디스플레이 주식회사
发明人： 원상혁 , 방정호
IPC分类号： G02F1/1362 , G02F1/1333 , G02F1/1368

4. 发明授权

KR101870816B1 박막트랜지스터 기판 및 그 제조 방법 有权
公开(公告)号：KR101870816B1
公开(公告)日：2018-06-26
申请号：KR1020110103612
申请日：2011-10-11
申请人： 엘지디스플레이 주식회사
发明人： 김용일 , 이재균 , 박승렬 , 김정오 , 방정호 , 홍기상 , 백정선
IPC分类号： G02F1/1362 , G02F1/1343 , G02F1/1368
摘要： 본발명은미세선폭의박막패턴을형성할수 있는박막트랜지스터기판및 그제조방법을제공하는것이다. 본발명에따른박막트랜지스터기판의제조방법은기판상에투명도전막을형성하는단계와; 상기투명도전막을수소플라즈마처리하여상기투명도전막상에헤이즈층을형성하는단계와; 상기헤이즈층이형성된기판상에포토레지스트패턴을형성하는단계와; 상기포토레지스트패턴을마스크로이용하여상기포토레지스트패턴에의해노출된상기헤이즈층및 투명도전층을식각하여정방향사선테이퍼를가지는공통전극및 화소전극중 적어도어느하나를형성하는단계를포함하는것을특징으로한다.

5. 发明授权

KR101680134B1 횡전계방식 액정표시장치 및 그 제조방법 有权
标题翻译：平面切换模式液晶显示装置及其制造方法
公开(公告)号：KR101680134B1
公开(公告)日：2016-11-29
申请号：KR1020090127422
申请日：2009-12-18
申请人： 엘지디스플레이 주식회사
发明人： 김정오 , 이정일 , 김강일 , 방정호 , 홍기상
IPC分类号： G02F1/1343 , G02F1/1362 , G02F1/1345
摘要： 본발명의횡전계(In Plane Switching; IPS)방식액정표시장치및 그제조방법은보호막과 1차투명도전막을증착하고회절노광을이용하여콘택홀과화소전극을형성한후, 그위에 2차투명도전막을증착하고투명도전막의선택적식각을통해상기화소전극과자기정렬(self align)되도록공통전극을형성하는것을특징으로한다. 이러한본 발명은마스크수를감소시키는동시에잔상문제를해결할수 있는효과를제공한다.
摘要翻译：目的：提供面内切换模式液晶显示装置及其制造方法，以通过第四掩模处理来制造阵列基板。构成：面内切换模式液晶显示装置包括以下步骤：提供区分为像素单元和数据填充单元的第一基板和栅极垫单元的步骤; 通过第一掩模处理将第一基板的第一导电膜形成栅电极和栅极线（116）以及与第一基板的像素单元构成的共用线; 通过在源极/漏极之间穿过限定像素区域的数据线和由有源层的上部上的第二导电膜构成的耐电位线来形成数据线的步骤。

6. 发明公开

KR1020150055771A 어레이 기판 및 이의 제조방법 审中-实审
标题翻译：阵列基板及其制造方法
公开(公告)号：KR1020150055771A
公开(公告)日：2015-05-22
申请号：KR1020130138151
申请日：2013-11-14
申请人： 엘지디스플레이 주식회사
发明人： 홍기상 , 정호영 , 방정호
IPC分类号： H01L29/786 , H01L21/336
CPC分类号： H01L29/78618 , H01L29/7869
摘要： 본발명은, 다수의화소영역이정의된기판과; 상기기판상의다수의화소영역각각에형성된게이트전극과; 상기게이트전극위로상기기판전면에형성된게이트절연막과; 상기게이트절연막위로상기게이트전극이대응하여각각형성된산화물반도체층과; 상기산화물반도체층위로형성되며도체특성을갖는메탈실리사이드영역과비정질실리콘영역으로이루어진버퍼패턴과; 상기버퍼패턴위로상기메탈실리사이드영역과접촉하며형성되며서로이격하는소스전극및 드레인전극을포함하는어레이기판및 이의제조방법을제공한다.
摘要翻译：本发明提供一种阵列基板，包括：基板，其中限定多个像素区域; 形成在基板上的每个像素区域上的栅电极; 栅极绝缘膜，形成在栅电极上的基板的整个表面上; 分别由栅极绝缘膜上的栅电极形成的氧化物半导体层; 形成在氧化物半导体层上并由具有导体特性的金属硅化物区域和非晶硅区域构成的缓冲图案; 以及形成为与缓冲图案上的金属硅化物区域接触并分离的源电极和漏电极及其制造方法。

7. 发明公开

KR1020140148031A 박막 트랜지스터 기판 및 그 제조방법 审中-实审
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：KR1020140148031A
公开(公告)日：2014-12-31
申请号：KR1020130071376
申请日：2013-06-21
申请人： 엘지디스플레이 주식회사
发明人： 방정호 , 남경진 , 윤정기
IPC分类号： H01L29/786 , G02F1/1368
CPC分类号： H01L29/78606 , H01L21/28202 , H01L27/124 , H01L29/41733 , H01L29/66765 , H01L29/78678
摘要： The present invention relates to a thin film transistor substrate and a manufacturing method thereof. The thin film transistor substrate includes: a gate electrode which is formed on a substrate; a gate insulating film which is formed on the gate electrode; an active layer which is formed on the gate insulating film; a source electrode and a drain electrode which are formed to face mutually on the active layer; a nitride layer which is formed in an area which is separated from a part between the source electrode and the drain electrode which face mutually on the active layer; a protective film which is formed on the source electrode, the drain electrode, and the nitride layer; and a pixel electrode which is connected to the drain electrode while being formed on the protective film. Each of the source electrode and the drain electrode includes: a first conductive layer which is formed on the active layer; and a second conductive layer which is formed on the first conductive layer. One end of the nitride layer is connected to one side of the first conductive layer forming the source electrode and the other end of the nitride layer is connected to one side of the first conductive layer forming the drain electrode.
摘要翻译：薄膜晶体管基板及其制造方法技术领域本发明涉及薄膜晶体管基板及其制造方法。薄膜晶体管基板包括：形成在基板上的栅电极; 形成在栅电极上的栅极绝缘膜; 形成在栅极绝缘膜上的有源层; 源电极和漏电极，形成为在有源层上相互面对; 形成在与源极电极和漏电极之间的与活性层相互面对的部分分离的区域中的氮化物层; 形成在源电极，漏电极和氮化物层上的保护膜; 以及在保护膜上形成的同时与漏电极连接的像素电极。源电极和漏电极中的每一个包括：形成在有源层上的第一导电层; 以及形成在所述第一导电层上的第二导电层。氮化物层的一端连接到形成源电极的第一导电层的一侧，氮化物层的另一端连接到形成漏电极的第一导电层的一侧。

8. 发明公开

KR1020140145467A 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 审中-实审
标题翻译：氧化物半导体薄膜晶体管和显示器件及制造SAMES的方法
公开(公告)号：KR1020140145467A
公开(公告)日：2014-12-23
申请号：KR1020130067946
申请日：2013-06-13
申请人： 엘지디스플레이 주식회사
发明人： 김용일 , 방정호
IPC分类号： H01L29/786 , H01L21/336 , G02F1/136
CPC分类号： H01L29/4908 , H01L27/1225 , H01L29/51 , H01L29/66742 , H01L29/66969 , H01L29/7869
摘要： 본 발명에 따른 산화물 반도체 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 제1 게이트 절연막; 상기 제1 게이트 절연막 상에 형성되는 제2 게이트 절연막; 상기 제2 게이트 절연막 상에 일정 간격으로 이격되어 형성되는 소스 전극 및 드레인 전극; 및 상기 소스 전극의 상면에서부터 상기 제1 게이트 절연막 및 제2 게이트 절연막을 경유하여 상기 드레인 전극의 상면까지 연장되어 형성된 산화물 액티브층을 포함하고, 상기 제2 게이트 절연막은 상기 제1 게이트 절연막과 서로 다른 물질로 이루어지고, 상기 소스 전극 및 드레인 전극과 대응되는 패턴으로 형성되는 것을 특징으로 하여, 절연막의 단차 피복(step coverage) 및 GDS(gate drain short) 불량을 개선할 수 있고, 에치 스톱퍼를 생략하여 마스크 수를 줄임으로써 공정을 단순화할 수 있다.
摘要翻译：根据本发明的氧化物半导体薄膜晶体管包括形成在基板上的栅电极; 形成在栅电极上的第一栅极绝缘膜; 形成在所述第一栅极绝缘膜上的第二栅极绝缘膜; 源电极和漏电极在第二栅极绝缘膜上彼此隔开预定间隔; 以及氧化物活性层，其经由所述第一和第二栅极绝缘膜从所述源极的顶表面延伸到所述漏电极的顶表面。第一和第二栅极绝缘膜由对应于源极和漏极的图案中的相互不同的材料形成。因此，可以提高绝缘膜的阶梯包层（台阶覆盖）和GDS（栅极漏极短路）的故障，并且可以省略蚀刻停止以减少掩模的数量，从而简化处理。

9. 发明授权

KR101351419B1 평판 표시장치의 제조 장비와 그 제조 방법 有权
标题翻译：用于平板显示设备的设备制造和用于制造其的机器
公开(公告)号：KR101351419B1
公开(公告)日：2014-01-15
申请号：KR1020100112694
申请日：2010-11-12
申请人： 엘지디스플레이 주식회사
发明人： 김용일 , 방정호 , 홍기상
IPC分类号： G02F1/13 , H01L51/56
CPC分类号： G02F1/13439 , H01L21/67173 , H01L21/67213
摘要： 본 발명은 평판 표시장치의 제조 과정 중 투명성 박막(Transparent Thin film)이나 패턴(Pattern) 형성시 그 불량률을 감소시키면서도 보다 정밀한 두께 및 폭으로 형성될 수 있도록 하는 평판 표시장치의 제조 장비와 그 제조 방법에 관한 것으로, 외부로부터의 기판을 로딩 또는 언로딩하는 로딩/언로딩부; 상기 기판상에 투명 도전성 금속층을 형성하는 코팅 라인; 상기 투명 도전성 금속층을 흑화 처리하는 흑화 처리 라인; 상기 흑화된 금속층을 노광하는 노광 라인; 상기 흑화된 금속층이 노광된 기판을 제공받아 현상 공정을 수행하는 현상 라인; 및 어닐링 공정으로 상기 현상 공정에 의해 패터닝된 흑화 금속층의 패턴을 투명성 금속패턴으로 복원하는 어닐링 라인을 구비한 것을 특징으로 한다.

10. 发明公开

KR1020120138898A 박막 트랜지스터 기판 및 이의 제조 방법 审中-实审
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：KR1020120138898A
公开(公告)日：2012-12-27
申请号：KR1020110058318
申请日：2011-06-16
申请人： 엘지디스플레이 주식회사
发明人： 최준호 , 김기승 , 방정호 , 박문기 , 배성민
IPC分类号： H01L29/786 , H01L21/336
CPC分类号： G02F1/1343 , G02F1/136227 , G02F1/136286 , H01L27/1248
摘要： PURPOSE: A thin film transistor substrate and a manufacturing method thereof are provided to prevent a common electrode from being connected to a data line by simultaneously forming the common electrode and a common line to remove a contact hole for connecting the common electrode to the common line. CONSTITUTION: A gate line and a data line are vertically arranged on a substrate(100). A gate insulation layer(120) is formed on the substrate including the gate line. A thin film transistor includes a gate electrode(110a), a source electrode(140a), a drain electrode(140b), and an active layer(130). First, second, and third protection layers(150,160,180) cover the thin film transistor. A common electrode(170) is formed on the second protection layer. A common line is formed on the common electrode.
摘要翻译：目的：提供薄膜晶体管基板及其制造方法，以通过同时形成公共电极和公共线来防止公共电极连接到数据线，以除去用于将公共电极连接到公共线的接触孔。构成：在基板（100）上垂直设置栅极线和数据线。在包括栅极线的基板上形成栅极绝缘层（120）。薄膜晶体管包括栅极（110a），源极（140a），漏极（140b）和有源层（130）。第一，第二和第三保护层（150,160,180）覆盖薄膜晶体管。公共电极（170）形成在第二保护层上。在公共电极上形成公共线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式