专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020120069561A 시험장치 无效
标题翻译：测试装置
公开(公告)号：KR1020120069561A
公开(公告)日：2012-06-28
申请号：KR1020110129555
申请日：2011-12-06
申请人： 가부시키가이샤 어드밴티스트
发明人： 이시다,마사히로 , 와타나베,다이스케 , 카와바타,마사유키 , 오카야스,토시유키
IPC分类号： G01R31/28
CPC分类号： G01R31/31924 , Y10T307/505
摘要： PURPOSE: A testing device is provided to stabilize power voltage when testing a device whose operating state can change regardless of a test pattern. CONSTITUTION: A DUT(1) includes a notification circuit(50) generating a notification signal for notifying an event which causes changes in operating current before the occurrence of the event. A main power supply(10) supplies power to a power terminal(P1) of the DUT. A power compensation circuit(20) includes a switch element which is controlled according to a control signal and generates corrected pulse current according to on/off of the switch element. A compensation control circuit(52) receives a notification signal from the DUT and outputs a control signal for controlling the switch element to the power compensation circuit.
摘要翻译：目的：提供一种测试设备，用于在测试其操作状态可以改变的设备时测试设备，以稳定电源电压，而不管测试模式如何。构成：DUT（1）包括通知电路（50），其生成用于通知在事件发生之前引起操作电流变化的事件的通知信号。主电源（10）向DUT的电源端子（P1）供电。功率补偿电路（20）包括根据控制信号控制的开关元件，并且根据开关元件的开/关产生校正的脉冲电流。补偿控制电路（52）从DUT接收通知信号，并将用于控制开关元件的控制信号输出到功率补偿电路。

2. 发明授权

KR101138200B1 반도체 웨이퍼, 반도체 회로, 시험용 기판, 및 시험 시스템 失效
标题翻译： SEMICONDUCTOR WAFER，SEMICONDUCTOR CIRCUIT，TESTING BOARD AND TESTING SYSTEM
公开(公告)号：KR101138200B1
公开(公告)日：2012-05-10
申请号：KR1020107026135
申请日：2008-06-02
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： G01R31/28 , H01L21/66
CPC分类号： G01R31/31926 , G01R31/2889 , G01R31/318511 , H01L2924/0002 , H01L2924/00
摘要： 반도체 웨이퍼에 형성된 복수의 반도체 회로를 시험하는 시험 시스템에 있어서, 반도체 웨이퍼와 신호를 주고 받는 것이 가능하게 설치되는 시험용 기판과, 시험용 기판을 제어하는 제어 장치를 포함하고, 반도체 웨이퍼에는, 외부의 측정 회로에 접속되는 외부 단자와, 반도체 웨이퍼에서의 복수의 측정점에 대응하여 설치되어, 각각 대응하는 측정점과 신호를 주고 받는 것이 가능하게 설치되는 복수의 선택 배선과, 복수의 선택 배선의 어느 하나를 선택하여, 선택한 선택 배선을 통하여, 대응하는 측정점과 외부 단자의 사이에 신호를 전송시키는 선택부가 형성되고, 시험용 기판은, 반도체 웨이퍼의 외부 단자에 접속되어, 선택부에 의해 선택된 선택 배선이 전송하는 신호의 특성을 측정하는 측정 회로와, 반도체 웨이퍼의 선택부에, 어느 선택 배선을 선택시킬지를 제어하는 제어부를 포함하는 시험 시스템을 제공한다.

3. 发明授权

KR101137540B1 시험 시스템, 전자 디바이스, 및 시험 장치 有权
标题翻译：测试系统，电子设备和测试设备
公开(公告)号：KR101137540B1
公开(公告)日：2012-04-20
申请号：KR1020107026133
申请日：2009-05-29
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： G11C29/12 , G01R31/26 , H01L21/66
CPC分类号： G01R31/3187 , G01R31/31724 , G11C29/12 , G11C2029/0401 , G11C2029/5602
摘要： 피시험 디바이스를 시험하는 시험 시스템에 있어서, 피시험 디바이스의 내부에 설치되어, 피시험 디바이스의 동작 회로를 시험하는데 이용되는 복수의 시험용 내장 회로와, 복수의 시험용 내장 회로에 대하여 공통 버스를 통해서 전기적으로 접속되어, 주어지는 외부 신호에 따른 디바이스 내 제어 신호를 공통 버스에 공급하는 것으로, 각각의 시험용 내장 회로를 제어하는 디바이스측 제어부와, 디바이스측 제어부에 외부 신호를 공급하는 시험 장치를 포함하는 시험 시스템을 제공한다.

4. 发明授权

KR101120711B1 클럭 데이터 리커버리 회로, 방법 및 이를 이용한 시험장치 失效
标题翻译：时钟数据恢复电路，使用其的方法和测试设备
公开(公告)号：KR101120711B1
公开(公告)日：2012-03-26
申请号：KR1020097021398
申请日：2008-03-18
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： H03L7/081 , G01R29/02 , G01R31/28 , H04L25/02
CPC分类号： H04L7/033 , G01R31/31727 , G01R31/31937 , H03L7/0812 , H04L7/0037
摘要： 변화점 검출 회로(16)는, 입력 데이터인 시리얼 데이터(S1)로부터 클럭 신호(S3)를 추출한다. 가변 지연 회로(40)는, 소정의 주파수를 가지는 기준 신호(S4)에 지연 제어 신호(S8a)에 따른 지연을 부여하고, 기준 신호(S4)의 위상을, 초기 지연을 기준으로 하여 시프트시킨다. 입력 래치 회로(14)는, 가변 지연 회로(40)의 출력 신호를 스트로브 신호(S5)로 하여 내부 시리얼 데이터(S2)를 래치한다. 위상 비교기(22)는, 클럭 신호(S3)와 스트로브 신호(S5)의 주파수를 일치시켜, 두 신호의 위상차에 상응한 위상차 데이터(S9)를 생성한다. 루프 필터(30)는, 위상 비교기(22)에 의하여 생성된 위상차 데이터(S9)를 적분하여, 지연 제어 신호(S8a)로서 출력한다. 위상 시프트량 취득부(50)는, 가변 지연 회로(40)가 기준 신호에 부여한 초기 지연을 기준으로 하는 위상의 시프트량을, 지연 제어 신호(S8a)에 근거하여 취득한다.
클럭 데이터 리커버리 회로

5. 发明公开

KR1020110102417A 타이밍 발생기, 시험 장치 및 테스트 레이트의 제어 방법 失效
标题翻译：时序发生器，测试装置和测试速率控制方法
公开(公告)号：KR1020110102417A
公开(公告)日：2011-09-16
申请号：KR1020117015600
申请日：2009-10-29
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： H03K3/02 , G01R31/28 , H03K5/13
CPC分类号： G01R31/31725 , G01R31/3016
摘要： 지연 설정 데이터 생성부(10)는 레이트 데이터(D
RATE )에 근거하여 지연 설정 데이터(D
DS )를 생성한다. 가변 지연 회로(30)는, 테스트 패턴 데이터(D
PAT )를, 소정의 단위 지연량(τu)을 기준으로 하여, 지연 설정 데이터(D
DS )에 대응한 지연 시간(τ) 지연시킨다. 제 1 레이트 데이터(D
RATE1 )는 테스트 패턴 데이터의 주기(τ)를 단위 지연량(τu)의 정밀도로 지정한다. 제 2 레이트 데이터(D
RATE2 )는 테스트 패턴 데이터의 주기를 단위 지연량(τu)보다 높은 정밀도로 지정한다. 지연 설정 데이터 생성부(10)는, 제 1 레이트 데이터(D
RATE1 )에 대응한 제 1 값(X1)과 제 2 값(X2)을, 제 2 레이트 데이터(D
RATE2 )에 대응한 비율로 시분할적으로 출력한다.

6. 发明公开

KR1020110008259A 시험용 웨이퍼 유닛, 및 시험 시스템 有权
标题翻译：测试晶圆单元和测试系统
公开(公告)号：KR1020110008259A
公开(公告)日：2011-01-26
申请号：KR1020107026132
申请日：2008-06-02
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： H01L21/66 , G01R31/28
CPC分类号： G01R31/31917 , G01R31/318511 , H01L22/32
摘要： 피시험 웨이퍼에 형성되는 복수의 피시험 회로를 시험하는 시험 시스템에 있어서, 복수의 피시험 회로와 신호를 주고 받는 시험용 웨이퍼 유닛과, 상기 시험용 웨이퍼 유닛을 제어하는 제어 장치를 포함하고, 상기 시험용 웨이퍼 유닛은, 반도체 재료로 형성되어, 각각의 상기 피시험 회로와 신호를 주고 받는 시험용 웨이퍼와, 상기 시험용 웨이퍼에서, 복수의 상기 피시험 회로와 대응하여 설치되어, 각각 대응하는 상기 피시험 회로로부터 수취한 신호에 따른 루프백 신호를, 각각의 상기 피시험 회로에 공급하는 복수의 루프백부를 포함하는 시험 시스템을 제공한다.
摘要翻译：多个血液在测试系统用于测试的测试电路，多个测试电路的和的信号，测试晶片和用于控制测试单元，用于测试晶片连通形成的测试晶片单元晶片的控制装置单元由半导体材料形成，它是在每个被测电路和用于与多个被测电路的测试晶片和用于通信的测试晶片，在关联的信号的提供，从所述电路接收的下测试，每个对应以及多个环回部分，用于将与一个信号对应的环回信号提供给每个被测电路。

7. 发明公开

KR1020110005284A 시험 시스템, 전자 디바이스, 및 시험 장치 有权
标题翻译：测试系统，电子设备和测试设备
公开(公告)号：KR1020110005284A
公开(公告)日：2011-01-17
申请号：KR1020107026133
申请日：2009-05-29
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： G11C29/12 , G01R31/26 , H01L21/66
CPC分类号： G01R31/3187 , G01R31/31724 , G11C29/12 , G11C2029/0401 , G11C2029/5602
摘要： 피시험 디바이스를 시험하는 시험 시스템에 있어서, 피시험 디바이스의 내부에 설치되어, 피시험 디바이스의 동작 회로를 시험하는데 이용되는 복수의 시험용 내장 회로와, 복수의 시험용 내장 회로에 대하여 공통 버스를 통해서 전기적으로 접속되어, 주어지는 외부 신호에 따른 디바이스 내 제어 신호를 공통 버스에 공급하는 것으로, 각각의 시험용 내장 회로를 제어하는 디바이스측 제어부와, 디바이스측 제어부에 외부 신호를 공급하는 시험 장치를 포함하는 시험 시스템을 제공한다.

8. 发明授权

KR101254280B1 시험 장치 및 제조 방법 有权
标题翻译：测试装置和制造方法
公开(公告)号：KR101254280B1
公开(公告)日：2013-04-12
申请号：KR1020117004021
申请日：2008-10-14
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베,다이스케 , 오카야스,토시유키
IPC分类号： H01L21/66 , G01R31/28
CPC分类号： G01R31/318511 , G01R31/31926
摘要： 피시험 웨이퍼에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 웨이퍼와 대향하여 설치되어, 복수의 피시험 디바이스와 전기적으로 접속되는 시험용 기판과, 시험용 기판에 설치되어, 주어지는 프로그램 데이터에 따라, 입력 논리 데이터에 대한 출력 논리 데이터의 논리 관계가 변화하는 프로그래머블 디바이스와, 시험용 기판에서 복수의 피시험 디바이스와 대응하여 설치되어, 프로그래머블 디바이스의 출력 논리 데이터에 따른 시험 신호를, 각각 대응하는 피시험 디바이스에 공급하는 복수의 입출력 회로와, 시험 신호에 따른 각각의 피시험 디바이스의 동작 결과에 기초하여, 각각의 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.

9. 发明授权

KR101168339B1 ＡＤ 변환기 失效
标题翻译： AD转换器
公开(公告)号：KR101168339B1
公开(公告)日：2012-07-25
申请号：KR1020097016471
申请日：2008-04-09
申请人： 가부시키가이샤 어드밴티스트
发明人： 야마모토,카즈히로 , 오카야스,토시유키
IPC分类号： H03M1/12 , H03M3/02
摘要： 입력되는 아날로그 신호를 디지털 신호로 변환하는 AD 변환기에 있어서, 아날로그 신호의 신호 레벨을 순차적으로 적분한 적분 파형을 출력하는 적분기와, 적분 파형의 신호 레벨과 소정의 참조값의 대소 관계가 소정 상태로 천이하는 천이 타이밍을 소정의 시간 분해능으로 검출하는 디지털 변환부와, 시간 분해능보다 큰 제어 주기로 디지털 변환부에서의 검출 결과에 따라 적분 파형의 신호 레벨을 제어하는 피드백부와, 디지털 변환부에 있어서의 검출 결과에 기초하여 디지털 신호를 생성하는 신호 처리부를 포함하는 AD 변환기를 제공한다.
AD 변환기, AD Converter, 디지털 신호, 아날로그 신호

10. 发明公开

KR1020120049393A 호스트 장치 失效
标题翻译：主机设备
公开(公告)号：KR1020120049393A
公开(公告)日：2012-05-16
申请号：KR1020127008541
申请日：2007-07-17
申请人： 가부시키가이샤 어드밴티스트
发明人： 오카야스,토시유키
IPC分类号： G01R31/28 , G06F11/22 , G06F15/16
CPC分类号： G06F11/24 , G01R31/2884 , G01R31/31908
摘要： 호스트 장치와, 호스트 장치와 네크워크를 통해서 통신하는 기기에 실장된 전자 디바이스를 구비한 통신 시스템에 있어서, 전자 디바이스는, 전자 디바이스의 실장시에 동작하는 동작 회로와, 동작 회로를 시험하는 진단 회로와, 진단 회로에서의 시험 결과를, 네크워크를 통해서 호스트 장치에 송신하는 결과 송신부를 포함하고, 호스트 장치는, 진단 회로가 실행해야 할 시험 내용을 나타내는 시험 정보를 미리 기억하는 시험 정보 격납부와, 전자 디바이스로부터, 시험 정보가 요구되었을 경우에, 시험 정보를 전자 디바이스에 송신하는 시험 정보 송신부를 포함하는 통신 시스템을 제공한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式