会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 5. 发明公开
    • Dispositif d'interface entrée-sortie entre un commutateur de données et une pluralité de voies de transmission
    • 一数据开关和多个传输线之间的输入/输出接口。
    • EP0011540A1
    • 1980-05-28
    • EP79400816.9
    • 1979-10-31
    • Etablissement Public de Diffusion dit "Télédiffusion de France"Renoulin, Roger JeanCheminel, Daniel
    • Renoulin, RogerCheminel, DanielThepaut, Bernard
    • H04L11/20
    • H04L12/56
    • Le dispositif d'interface entrée-sortie est monté entre un commutateur de données (2) et une pluralité de voies de transmission de données entrantes et sortantes (3a.1 à 3a.128, 3b.1 à 3b.128, 3c.1 à 3c.128 et 3d.1 à 3d.128). Les données sont traitées dans le commutateur de données par "paquets" et sont transmises sur les voies de transmission par "trames". Chaque trame contient un ou plusieurs paquets de données. Chaque paquet est formé d'une pluralité d'octets de données. Chaque voie de transmission de données comporte une ligne de transmission de données et une ligne de transmission d'horloge.
      Le dispositif comportant un étage élément binaire qui comprend un explorateur d'état de ligne (10) un circuit de base de temps (29) engendrant un cycle d'opération élémentaire, une pluralité de mémoires (16, 17, 26), chaque mémoire étant associée à un opérateur logique (15, 18, 27) capable d'exécuter une opération spécifique, des multiplexeurs (5, 6) respectivement reliés aux lignes entrantes de transmission de données et des démultiplexeurs (4) respectivement reliés aux lignes sortantes de transmission de données. L'explorateur explore cycliquement successivement les lignes de transmission d'horloge, le cycle de l'explorateur étant sensiblement inférieur à la durée la plus faible d'un élément binaire transmis sur les voies. Chaque mémoire est constituée d'autant de mots que de voies entrantes ou sortantes, les adresses des mots dans chaque mémoire étant liées aux positions que peut prendre l'explorateur.
      Chaque mémoire, avec son opérateur, effectue, pendant un cycle d'opération élémentaire, une opération spécifique, telle que le décalage d'un registre pour entrer un élément binaire provenant d'un multiplexeur adressé par ledit explorateur et relié à la ligne entrante considérée, ou pour sortir un élément binaire vers un démultiplexeur adressé par l'explorateur et relié à la ligne sortante considérée, ou une incrémentation, ou une autre opération relative à un élément binaire reçu d'une ligne entrante ou émis par une ligne sortante et, s'il s'agit du huitième élément binaire d'un octet, relative à cet octet.
      Le changement d'état, par transition positive, d'une ligne de transmission d'horloge provoque l'arrêt de l'explorateur qui déclenche alors le fonctionnement dudit circuit de base de temps pendant un cycle d'opération élémentaire, et l'adressage de la pluralité desdites mémoires, chaque mémoire avec son opérateur effectuant pendant ledit cycle d'opération élémentaire l'opération spécifique qui lui est attribuée, et à la fin dudit cycle d'opération élémentaire, ledit explorateur reprenant son exploration.
    • 1.连接的数据交换局和前方的多元性和向后数据传输信道之间的输入 - 输出接口设备,数据在数据“分组”模式正在处理切换交换和为反式mitted布置在“帧”在发送 信道,每个帧包含数据的一个或多个数据包,每个数据包被组成数据字节的多个,每个数据传输信道包括数据传输线和一个时钟传输线,所述装置包括一个位级确实包括多路复用器(5 )从反向数据传输信道和连接到所述前向数据传输信道(3a.1-3a.128),时基电路(21)在基本操作循环产生,业务位存储器的多个多路分用器(4),其连接 (12,16,17,19),每个位操作存储器被关联到一个逻辑运算器(11,15,18,20)能够执行分配给相关MEM的逻辑或算术运算 ORY,其特征在于在这样做是还包括一个线路条件扫描器(10)循环地按顺序扫描所述时钟传输线(3b1-3b.128和3d.1-3d.128),所述扫描器(10)循环基本上比最短短 在所述信道的位反mitted(3a.1-3a.128和3c.1-3c.128),每个位操作存储器(12,16,17,19)的持续时间被构成尽可能多的单词向后和向前通道 ,无论是多路转换器或信号分离器的字中的每个位运算存储器寻址以及adressing被确定性由所述扫描器(10)的位置,通过任何时钟传输线使所述扫描器(10)的过渡的任何条件变化开采停止,然后 触发所述寻址和用于所述时基电路(21)中的基本操作循环,每个位运算存储器中与所述基本操作周期分配给它的逻辑或算术运算的运算符执行一起手术,并且在结束时 说 基本操作周期,所述扫描器(10)重新开始扫描。
    • 8. 发明公开
    • Modulateur numérique à modulation à déplacement de fréquence
    • 数码变频调音台
    • EP0008976A1
    • 1980-03-19
    • EP79400581.9
    • 1979-08-21
    • Etablissement Public de Diffusion dit "Télédiffusion de France"Renoulin, Roger Jean
    • Renoulin, Roger Jean
    • H04L27/10
    • H04L27/2014H04L27/122
    • Le modulateur est prévu pour une modulation de fréquence à bande minimale ou modulation MSK. Il comporte une mémoire contenant une table de sinus composé d'échantillons numériques correspondnat à des valeurs angulaires croissant régulièrement de0° à 180°. Les entrées d'adressage de lecture de la mémoire sont reliées à la sortie du compte d'un compteur cyclique de capacité égale au nombre d'échantillons et la sortie est reliée à l'entrée d'un convertisseur numérique-analogique dont la sortie est reliée à un circuit de commutation alternative de signe dont la sortie est reliée à l'entrée d'un filtre de lissage délivrant les signaux de sortie du démodulateur. L'entrée d'avancement du compteur est reliée à la sortie d'un diviseur à deux rapports de division dont l'entrée de signal est reliée à la sortie d'un générateur d'impulsions à fréquence fixe réglable et dont l'entrée de commande de rapport de division est reliée à l'entrée des données binaires, un "1" binaire commandant un rapport de division et "0" binaire commandant l'autre rapport de division. La sortie de débordement dudit compteur est reliée à l'entrée de commande du circuit de commutation alternative de signe.
    • 1.一种具有最小频带或MSK调制的频移键控调制器,包括存储器(17),存储器(17)存储由数字样本构成的数字样本,该数字样本对应于从0度到180度定期间隔的角度值,存储器读出地址输入 从具有等于数字样本的数量的循环计数器(16)的信号输出连接,并且存储器(17)输出连接到数模转换器(18),其输出是 连接到交替符号切换电路(19),其输出端连接到传送调制器输出信号的平滑滤波器(21)的输入端,其特征在于,所述计数器(16)的输入端连接到 输出分频比分压器,其信号输入端与具有固定但可设定频率的脉冲发生器的输出连接,分频比控制输入连接到调制器二进制数据 放置(12),控制一个分频比的位“1”和另一个分频比的位“0”,所述计数器(16)的进位输出连接到交替符号切换电路(19)的控制输入端, 。