专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

CA1140239A INPUT-OUTPUT INTERFACE DEVICE BETWEEN A SWITCHING EXCHANGE AND A PLURALITY OF TRANSMISSION CHANNELS 未知
公开(公告)号：CA1140239A
公开(公告)日：1983-01-25
申请号：CA339656
申请日：1979-11-13
申请人： RENOULIN ROGER , CHEMINEL DANIEL , TELEDIFFUSION FSE
发明人： RENOULIN ROGER , CHEMINEL DANIEL , THEPAUT BERNARD
IPC分类号： H04L12/54 , H04Q3/54
摘要： INPUT-OUTPUT INTERFACE DEVICE BETWEEN A SWITCHING EXCHANGE AND A PLURALITY OF TRANSMISSION CHANNELS An input-output interface connected between a data switching exchange and a plurality of two-way data transmission channels, for controlling the data frames for each channel. The exchange processes the data in "packets", the data being transmitted on the transmission channels in "frames", each frame containing one or several packets of data, each packet being composed of a plurality of 8-bit bytes. Each data transmission channel is comprised of a data transmission line and a clock transmission line. The interface is comprised of a bit stage that is comprised of a line condition scanner, a timing circuit generating an elementary operation cycle, and a plurality of memories each memory associated with a logic operator able to perform a specific operation. Multiplexers are respectively connected to the reverse direction data transmission lines, and demultiplexers are respectively connected to forward data transmission lines. The scanner cyclically and sequentially scans the clock transmission lines, the scanner cycle being substantially shorter than the shortest duration of a bit transmitted on the channels. Each memory is constituted of as many words as reverse and forward channels, word addresses in each memory being assigned to the scanner position. Each memory together with its operator performs during an elementary operation cycle, a specific operation, such as a register shift for writing a bit from a multiplexer addressed by the scanner and connected to the concerned backward line, or for reading a bit to a demultiplexer addressed by said scanner and connected to the related forward line, or an increment, or any other operation relative to a bit received from a reverse direction line or transmitted to a forward line, and, when the 8th bit of a byte is concerned, relative to that byte. Any condition change by positive transition of any clock transmission line causes the scanner to stop which then triggers the operation of the timing circuit for an elementary operation cycle, and the addressing of the said plurality of memories. Each memory together with its operator performs during the elementary operation cycle the specific operation assigned thereto. At the end of the elementary operation cycle, the scanner resumes scanning.

2. 发明专利

DE2966052D1 INPUT-OUTPUT INTERFACE DEVICE BETWEEN A DATA SWITCHER AND A PLURALITY OF TRANSMISSION LINES 未知
公开(公告)号：DE2966052D1
公开(公告)日：1983-09-15
申请号：DE2966052
申请日：1979-10-31
申请人： TELEDIFFUSION FSE , RENOULIN ROGER JEAN , CHEMINEL DANIEL
发明人： RENOULIN ROGER , CHEMINEL DANIEL , THEPAUT BERNARD
IPC分类号： H04L12/54 , H04L11/20

3. 发明公开

EP0011540A1 Dispositif d'interface entrée-sortie entre un commutateur de données et une pluralité de voies de transmission 失效
标题翻译：一数据开关和多个传输线之间的输入/输出接口。
公开(公告)号：EP0011540A1
公开(公告)日：1980-05-28
申请号：EP79400816.9
申请日：1979-10-31
申请人： Etablissement Public de Diffusion dit "Télédiffusion de France" , Renoulin, Roger Jean , Cheminel, Daniel
发明人： Renoulin, Roger , Cheminel, Daniel , Thepaut, Bernard
IPC分类号： H04L11/20
CPC分类号： H04L12/56
摘要： Le dispositif d'interface entrée-sortie est monté entre un commutateur de données (2) et une pluralité de voies de transmission de données entrantes et sortantes (3a.1 à 3a.128, 3b.1 à 3b.128, 3c.1 à 3c.128 et 3d.1 à 3d.128). Les données sont traitées dans le commutateur de données par "paquets" et sont transmises sur les voies de transmission par "trames". Chaque trame contient un ou plusieurs paquets de données. Chaque paquet est formé d'une pluralité d'octets de données. Chaque voie de transmission de données comporte une ligne de transmission de données et une ligne de transmission d'horloge.
Le dispositif comportant un étage élément binaire qui comprend un explorateur d'état de ligne (10) un circuit de base de temps (29) engendrant un cycle d'opération élémentaire, une pluralité de mémoires (16, 17, 26), chaque mémoire étant associée à un opérateur logique (15, 18, 27) capable d'exécuter une opération spécifique, des multiplexeurs (5, 6) respectivement reliés aux lignes entrantes de transmission de données et des démultiplexeurs (4) respectivement reliés aux lignes sortantes de transmission de données. L'explorateur explore cycliquement successivement les lignes de transmission d'horloge, le cycle de l'explorateur étant sensiblement inférieur à la durée la plus faible d'un élément binaire transmis sur les voies. Chaque mémoire est constituée d'autant de mots que de voies entrantes ou sortantes, les adresses des mots dans chaque mémoire étant liées aux positions que peut prendre l'explorateur.
Chaque mémoire, avec son opérateur, effectue, pendant un cycle d'opération élémentaire, une opération spécifique, telle que le décalage d'un registre pour entrer un élément binaire provenant d'un multiplexeur adressé par ledit explorateur et relié à la ligne entrante considérée, ou pour sortir un élément binaire vers un démultiplexeur adressé par l'explorateur et relié à la ligne sortante considérée, ou une incrémentation, ou une autre opération relative à un élément binaire reçu d'une ligne entrante ou émis par une ligne sortante et, s'il s'agit du huitième élément binaire d'un octet, relative à cet octet.
Le changement d'état, par transition positive, d'une ligne de transmission d'horloge provoque l'arrêt de l'explorateur qui déclenche alors le fonctionnement dudit circuit de base de temps pendant un cycle d'opération élémentaire, et l'adressage de la pluralité desdites mémoires, chaque mémoire avec son opérateur effectuant pendant ledit cycle d'opération élémentaire l'opération spécifique qui lui est attribuée, et à la fin dudit cycle d'opération élémentaire, ledit explorateur reprenant son exploration.
摘要翻译： 1.连接的数据交换局和前方的多元性和向后数据传输信道之间的输入 - 输出接口设备，数据在数据“分组”模式正在处理切换交换和为反式mitted布置在“帧”在发送信道，每个帧包含数据的一个或多个数据包，每个数据包被组成数据字节的多个，每个数据传输信道包括数据传输线和一个时钟传输线，所述装置包括一个位级确实包括多路复用器（5 ）从反向数据传输信道和连接到所述前向数据传输信道（3a.1-3a.128），时基电路（21）在基本操作循环产生，业务位存储器的多个多路分用器（4），其连接（12，16，17，19），每个位操作存储器被关联到一个逻辑运算器（11，15，18，20）能够执行分配给相关MEM的逻辑或算术运算 ORY，其特征在于在这样做是还包括一个线路条件扫描器（10）循环地按顺序扫描所述时钟传输线（3b1-3b.128和3d.1-3d.128），所述扫描器（10）循环基本上比最短短在所述信道的位反mitted（3a.1-3a.128和3c.1-3c.128），每个位操作存储器（12，16，17，19）的持续时间被构成尽可能多的单词向后和向前通道，无论是多路转换器或信号分离器的字中的每个位运算存储器寻址以及adressing被确定性由所述扫描器（10）的位置，通过任何时钟传输线使所述扫描器（10）的过渡的任何条件变化开采停止，然后触发所述寻址和用于所述时基电路（21）中的基本操作循环，每个位运算存储器中与所述基本操作周期分配给它的逻辑或算术运算的运算符执行一起手术，并且在结束时说基本操作周期，所述扫描器（10）重新开始扫描。

4. 发明授权

EP0011540B1 Dispositif d'interface entrée-sortie entre un commutateur de données et une pluralité de voies de transmission 失效
标题翻译：数据切换器与多路传输线之间的输入输出接口设备
公开(公告)号：EP0011540B1
公开(公告)日：1983-08-10
申请号：EP79400816.9
申请日：1979-10-31
申请人： Etablissement Public de Diffusion dit "Télédiffusion de France" , Renoulin, Roger Jean , Cheminel, Daniel
发明人： Renoulin, Roger , Cheminel, Daniel , Thepaut, Bernard
IPC分类号： H04L11/20
CPC分类号： H04L12/56

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式