专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明授权

KR101300183B1 박막 트랜지스터 기판 및 이의 제조 방법 失效
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：KR101300183B1
公开(公告)日：2013-08-26
申请号：KR1020060114702
申请日：2006-11-20
申请人： 삼성디스플레이 주식회사
发明人： 정종현 , 이병진 , 박홍식 , 홍선영 , 김봉균 , 신원석
IPC分类号： G02F1/136
CPC分类号： H01L27/1288 , G02F1/136227 , H01L27/1214
摘要： 제조 원가가 절감되고, 불량이 감소된 박막 트랜지스터 기판 및 이의 제조 방법이 제공된다. 박막 트랜지스터 기판은, 절연 기판 상에 형성되고, 게이트 전극을 포함하는 게이트 배선과, 게이트 배선 상에 형성되고, 소스 전극 및 드레인 전극을 포함하는 데이터 배선과, 데이터 배선 상에 형성되고, 드레인 전극의 일부 및 화소 영역을 노출하는 보호막 패턴과, 드레인 전극과 전기적으로 접속되고, 산화 아연(zinc oxide)을 포함하는 화소 전극을 포함한다.
ZAO, 리프트 오프, 화소 전극

52. 发明授权

KR101291318B1 박막 트랜지스터 기판 및 그 제조방법 失效
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：KR101291318B1
公开(公告)日：2013-07-30
申请号：KR1020060114990
申请日：2006-11-21
申请人： 삼성디스플레이 주식회사
发明人： 정종현 , 박홍식 , 윤주애 , 홍선영 , 김봉균 , 신원석 , 이병진
IPC分类号： G02F1/136
CPC分类号： H01L27/124 , H01L27/1214 , H01L27/1255 , H01L27/1288 , H01L29/4908
摘要： 본 발명은 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로서, 특히 3개의 마스크에 의하여 제조되면서도 오믹 컨택층 돌출부가 작고, 드레인 전극과 화소 전극의 접촉 특성이 우수한 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터 기판은, 기판 상에 투명 도전막으로 형성되어 있는 화소 전극; 상기 기판 상에 투명 도전막 및 불투명 도전막으로 형성되어 있는 게이트 라인; 상기 게이트 라인과 연결되어 상기 기판 상에 투명 도전막 및 불투명 도전막으로 형성되어 있는 게이트 전극; 상기 게이트 라인 및 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되도록 형성되어 있는 반도체층; 상기 게이트 라인과 교차되게 형성되어 있는 데이터 라인; 상기 데이터 라인과 연결되어 상기 반도체층 일부와 중첩되는 소스 전극; 상기 화소 전극과 접속되며, 상기 반도체층 일부와 중첩되는 드레인 전극;을 포함한다.

53. 发明授权

KR101232062B1 표시 기판 및 이의 제조 방법 有权
公开(公告)号：KR101232062B1
公开(公告)日：2013-02-12
申请号：KR1020070003969
申请日：2007-01-12
申请人： 삼성디스플레이 주식회사
发明人： 신원석 , 박홍식 , 정종현 , 홍선영 , 김봉균 , 이병진
IPC分类号： H01L29/786
CPC分类号： G02F1/13458 , G02F2001/136236 , H01L27/124 , H01L27/1255 , H01L27/1288
摘要： 소스 패드부의 손상을 최소화할 수 있는 표시 기판 및 이의 제조 방법을 제공하기 위한 것으로, 표시 기판은 베이스 기판 상에 형성된 게이트 배선, 게이트 배선과 교차하여 화소 영역을 정의하는 소스 배선, 화소 영역의 베이스 기판과 접촉되어 형성된 화소 전극 및 소스 배선의 일단부에 형성된 소스 패드부를 포함하고, 소스 패드부는 소스 금속층과, 소스 금속층 상에 형성된 도전성 식각방지막 및 식각방지막 상에 형성된 소스 패드 전극을 포함한다. 이에 따라, 소스 패드부의 도전성 식각방지막에 의해 소스 패드부의 소스 금속층의 손상을 방지하고, 소스 패드부의 도전성 식각방지막과 소스 패드 전극을 전면 콘택시킬 수 있다.
3매 공정, 리프트 오프, 몰리브덴, 인듐 징크 옥사이드, 소스 패드

54. 发明授权

KR101228475B1 박막 트랜지스터 기판 및 그 제조 방법 失效
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：KR101228475B1
公开(公告)日：2013-01-31
申请号：KR1020060050544
申请日：2006-06-05
申请人： 삼성디스플레이 주식회사
发明人： 정종현 , 박홍식 , 홍선영 , 김봉균 , 신봉규 , 신원석 , 이병진
IPC分类号： H01L29/786
CPC分类号： H01L27/1288 , H01L27/124 , H01L27/1248
摘要： 본 발명은 공정을 단순화할 수 있음과 아울러 리프트 오프 효율을 향상시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
본 발명에 따른 박막트랜지스터 기판의 제조방법은 기판 상에 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 그 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와, 상기 게이트 라인 및 데이터 라인 중 적어도 어느 하나와 일부 중첩되는 단차 유발 패턴을 형성하는 단계와; 상기 기판 상에 상기 단차 유발 패턴에 의해 표면에 단차부를 가지는 보호막을 형성하는 단계와; 상기 보호막 위에 상기 단차부를 따라서 제2 단차부를 가지는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 상기 보호막을 패터닝하는 단계와; 상기 기판 상에 투명 도전막을 형성하는 단계와; 상기 포토레지스트 패턴의 단차부를 통해 침투한 스트립퍼에 의해 상기 투명 도전막이 덮힌 포토레지스트 패턴을 제거하여 상기 박막 트랜지스터와 접속된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

55. 发明公开

KR1020110063055A 박막 트랜지스터 표시판 및 그 제조 방법 有权
标题翻译：薄膜晶体管基板及其方法
公开(公告)号：KR1020110063055A
公开(公告)日：2011-06-10
申请号：KR1020090119992
申请日：2009-12-04
申请人： 삼성디스플레이 주식회사
发明人： 최신일 , 송진호 , 홍선영 , 김시열 , 이기엽 , 윤재형 , 김성렬 , 서오성 , 배양호 , 정종현 , 양동주 , 김봉균 , 오화열 , 홍필순 , 김병범 , 박제형 , 정유광 , 김종인 , 서남석
IPC分类号： H01L29/786 , G02F1/136
CPC分类号： H01L27/124 , H01L27/12 , H01L27/1214 , H01L27/1288 , H01L29/42368 , H01L29/458 , H01L29/78669 , H01L29/41733 , H01L29/42384 , H01L29/4908
摘要： PURPOSE: A thin film transistor displaying plate and a method for manufacturing the same are provided to form fine patterns by separating etching a layer including copper and a layer including titanium. CONSTITUTION: A gate insulating film(140) covers a gate line. A plurality of semiconductors(151) is formed on the gate insulating film. A plurality of data lines(171) and a plurality of drain electrode(175) are formed on the semiconductors. A passivasion film(180) is formed on the data lines, the drain electrode, and the exposed part of a channel part. A pixel electrode(191) is in electric connection with the drain electrodes. The data lines and the drain electrodes are formed based on the dual layer of a titanium-contained lower layer and a copper-contained upper layer.
摘要翻译：目的：提供薄膜晶体管显示板及其制造方法，以通过分离蚀刻包括铜和包括钛的层的层来形成精细图案。构成：栅极绝缘膜（140）覆盖栅极线。在栅绝缘膜上形成多个半导体（151）。多个数据线（171）和多个漏电极（175）形成在半导体上。在数据线，漏电极和通道部分的露出部分上形成钝化膜（180）。像素电极（191）与漏电极电连接。数据线和漏极基于含钛的下层和含铜的上层的双层形成。

56. 发明公开

KR1020090127997A 저식각율 에천트 및 이를 이용한 표시 기판의 제조 방법 无效
标题翻译：具有低蚀刻速率的蚀刻剂及使用其制造显示基板的方法
公开(公告)号：KR1020090127997A
公开(公告)日：2009-12-15
申请号：KR1020080053964
申请日：2008-06-10
申请人： 삼성디스플레이 주식회사 , 동우 화인켐 주식회사
发明人： 이병진 , 박홍식 , 정종현 , 홍선영 , 김봉균 , 최영주 , 이지선 , 서남석 , 김기섭 , 이승용 , 이준우 , 박영철 , 진영준 , 양승재 , 이현규 , 장상훈 , 임민기
IPC分类号： C09K13/06
摘要： PURPOSE: An etchant with low etch rate is provided to remove a factor obstructing the evaporation of a post film in advance and to also remove impurities caused by contacting oxygen with the surface of a buffer layer, a gate metal layer and/or data metal layer. CONSTITUTION: An etchant with low etch rate comprises hydrogen peroxide (H2O2) 1-10 weight% etching a metal layer and/or metal oxide layer; additives 1-10 weight% controlling the reaction with hydrogen peroxide; and solvent 80-95 weight%. The additives comprises at least one compound selected from the group consisting of persulfate-based compound and an azole-based compound'.
摘要翻译：目的：提供具有低蚀刻速率的蚀刻剂，以预先阻止后膜的蒸发的因素，并且还除去由氧与缓冲层，栅极金属层和/或数据金属层的表面接触引起的杂质。构成：具有低蚀刻速率的蚀刻剂包括1-10重量％的过氧化氢（H 2 O 2）蚀刻金属层和/或金属氧化物层; 添加剂1-10重量％控制与过氧化氢的反应; 和80-95重量％的溶剂。添加剂包括至少一种选自过硫酸盐基化合物和唑类化合物的化合物。

57. 发明公开

KR1020090095181A 금속배선 형성용 식각액 조성물, 이 조성물을 이용한도전막의 패터닝 방법 및 평판 표시 장치의 제조방법 无效
标题翻译：用于图案金属层的蚀刻组合物，使用其形成导电层的方法和使用其制造平板显示器的方法
公开(公告)号：KR1020090095181A
公开(公告)日：2009-09-09
申请号：KR1020080020352
申请日：2008-03-05
申请人： 삼성디스플레이 주식회사 , 솔브레인 주식회사
发明人： 김봉균 , 박홍식 , 정종현 , 홍선영 , 이지선 , 이병진 , 백귀종 , 이태형 , 송용성
IPC分类号： C23F1/16
CPC分类号： C09K13/06 , H01L29/458 , H01L29/4908 , C23F1/16 , C23F1/02 , C23F1/20 , C23F1/26 , H01L21/302
摘要： An etchant composite for forming a metal wiring and a method for patterning a conductive film and for manufacturing a flat panel display using the etchant composite are provided to extend the lifetime of etchant by lowering the vocalization of the oxidizer. A manufacturing method of a flat panel display using the etchant composite for forming a metal wiring comprises a substrate(100). A gate wiring and a gate electrode(110) are formed by forming a first conductive film on the substrate and patterning. A semiconductor layer is formed on the top of the substrate in which the gate wiring is formed. After forming a second conductive film on the semiconductor layer and patterning, and then a source electrode(140a) and a drain electrode(140b) are formed. A protective layer(150) has a contact hole(CNT) exposing one part of the drain electrode is built up. A third conductive film is electrically connected with the drain electrode through a contact hole and located on the protective layer. The third conductive film is patterned to form a pixel electrode(160).
摘要翻译：提供用于形成金属布线的蚀刻剂复合材料和用于图案化导电膜并用于使用蚀刻剂复合材料制造平板显示器的方法，以通过降低氧化剂的发声来延长蚀刻剂的使用寿命。使用蚀刻剂复合材料形成金属布线的平板显示器的制造方法包括基板（100）。通过在衬底上形成第一导电膜并进行构图，形成栅极布线和栅电极（110）。在形成栅极布线的基板的顶部上形成半导体层。在半导体层上形成第二导电膜并构图后，形成源电极（140a）和漏电极（140b）。保护层（150）具有暴露一部分漏电极的接触孔（CNT）。第三导电膜通过接触孔与漏极电连接并位于保护层上。图案化第三导电膜以形成像素电极（160）。

58. 发明公开

KR1020080045834A 박막 트랜지스터 기판 및 그 제조방법 失效
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：KR1020080045834A
公开(公告)日：2008-05-26
申请号：KR1020060114990
申请日：2006-11-21
申请人： 삼성디스플레이 주식회사
发明人： 정종현 , 박홍식 , 윤주애 , 홍선영 , 김봉균 , 신원석 , 이병진
IPC分类号： G02F1/136
CPC分类号： H01L27/124 , H01L27/1214 , H01L27/1255 , H01L27/1288 , H01L29/4908
摘要： A TFT(Thin Film Transistor) substrate and a method of manufacturing the same are provided to manufacture a TFT substrate using only three masks to simplify a manufacturing process, and reduce the manufacturing cost. A TFT substrate includes a pixel electrode(10) formed from a transparent conductive layer on a substrate, a gate line(20) formed from a transparent conductive layer and an opaque conductive layer on the substrate, a gate electrode(30) connected to the gate line and formed from the transparent conductive layer and the opaque conductive layer on the substrate, and a gate insulating layer(40) covering the gate line and the gate electrode. The TFT substrate further includes a semiconductor layer(50) formed on the gate insulating layer and superposed on the gate electrode, a data line(60) intersecting the gate line, a source electrode(70) connected to the data line and partially superposed on the semiconductor layer, and a drain electrode(80) connected to the pixel electrode and partially superposed on the semiconductor layer.
摘要翻译：提供TFT（薄膜晶体管）基板及其制造方法来制造仅使用三个掩模的TFT基板以简化制造工艺，并降低制造成本。 TFT基板包括由基板上的透明导电层形成的像素电极（10），由透明导电层形成的栅极线（20）和基板上的不透明导电层，栅电极（30）栅极线并由基板上的透明导电层和不透明导电层形成，以及覆盖栅极线和栅电极的栅极绝缘层（40）。 TFT基板还包括形成在栅极绝缘层上且叠置在栅电极上的半导体层（50），与栅极线相交的数据线（60），连接到数据线并部分地重叠在栅极线上的源电极（70）所述半导体层和连接到所述像素电极并且部分地重叠在所述半导体层上的漏电极（80）。

59. 发明公开

KR1020070116475A 박막 트랜지스터 기판 및 그 제조 방법 失效
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：KR1020070116475A
公开(公告)日：2007-12-10
申请号：KR1020060050544
申请日：2006-06-05
申请人： 삼성디스플레이 주식회사
发明人： 정종현 , 박홍식 , 홍선영 , 김봉균 , 신봉규 , 신원석 , 이병진
IPC分类号： H01L29/786
CPC分类号： H01L27/1288 , H01L27/124 , H01L27/1248 , H01L27/1214 , G02F1/136209 , G02F1/136227
摘要： A TFT(thin film transistor) substrate is provided to simplify a fabricating process into a three-mask process by patterning a transparent conductive layer by lifting-off of a photoresist pattern used in patterning a passivation layer so that a transparent conductive pattern is formed. A gate line(102) is formed on a substrate. A data line(104) defines a sub pixel region, crossing the gate line wherein a gate insulation layer is positioned between the gate line and the data line. A TFT includes a gate electrode(106) connected to the gate line, a source electrode(108) connected to the data line, a drain electrode(110) confronting the source electrode, and a semiconductor pattern overlapped along the data line wherein the semiconductor pattern forms a channel between the source electrode and the drain electrode. A pixel electrode(122) is formed on the substrate in the sub pixel region, connected to the TFT. A passivation layer is formed in the residual region except the pixel electrode, positioned in the boundary of the pixel electrode. A step causing pattern(124) forms a step portion on the surface of the passivation layer, partially overlapping at least one of the gate line and the data line. The step causing patterns can be separated from each other. A connection pattern can be additionally formed between the step causing patterns to interconnect the step causing patterns.
摘要翻译：提供了TFT（薄膜晶体管）基板，以通过使用于图案化钝化层的光致抗蚀剂图案的剥离来图案化透明导电层，从而简化了三掩模工艺的制造工艺，从而形成透明导电图案。在基板上形成栅极线（102）。数据线（104）限定与栅极线交叉的子像素区域，其中栅极绝缘层位于栅极线和数据线之间。 TFT包括连接到栅极线的栅电极（106），连接到数据线的源电极（108），与源电极相对的漏电极（110）和沿数据线重叠的半导体图案，其中半导体图案形成源电极和漏电极之间的通道。像素电极（122）形成在与TFT连接的子像素区域的基板上。在位于像素电极的边界的像素电极之外的残留区域中形成钝化层。步骤引起图案（124）在钝化层的表面上形成台阶部分，部分地与栅极线和数据线中的至少一个重叠。导致图案的步骤可以彼此分离。可以在引导图案的步骤互连步骤引起图案的步骤之间另外形成连接图案。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式