专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明公开

KR1020040000887A 반도체 소자의 콘택 형성방법 无效
标题翻译：形成半导体器件接触的方法
公开(公告)号：KR1020040000887A
公开(公告)日：2004-01-07
申请号：KR1020020035890
申请日：2002-06-26
申请人： 삼성전자주식회사
发明人： 윤석훈
IPC分类号： H01L21/28
摘要： PURPOSE: A method for forming a contact of a semiconductor device is provided to open contacts of all regions by performing twice a photo process for an unopened region. CONSTITUTION: An interlayer dielectric(23) is formed on an entire surface of a substrate(20) on which the first and the second conductive layer are formed. The first photoresist pattern is formed on the interlayer dielectric(23). The first contact and the second contact are performed on the first and the second conductive region of the substrate(20) by using the first photoresist layer as a mask. The second photoresist layer pattern is formed on the first and the second conductive region of the substrate(20). An unopened region is opened by using the second photoresist pattern as a mask.
摘要翻译：目的：提供一种用于形成半导体器件的接触的方法，通过对未打开的区域执行两次照相处理来打开所有区域的触点。构成：在其上形成有第一和第二导电层的基板（20）的整个表面上形成层间电介质（23）。第一光致抗蚀剂图案形成在层间电介质（23）上。通过使用第一光致抗蚀剂层作为掩模，在衬底（20）的第一和第二导电区域上进行第一接触和第二接触。第二光致抗蚀剂图案形成在基板（20）的第一和第二导电区域上。通过使用第二光致抗蚀剂图案作为掩模来打开未打开的区域。

22. 发明公开

KR1020020041180A 반도체 장치의 세정 방법 无效
标题翻译：清洁半导体器件的方法
公开(公告)号：KR1020020041180A
公开(公告)日：2002-06-01
申请号：KR1020000070975
申请日：2000-11-27
申请人： 삼성전자주식회사
发明人： 정민제 , 윤석훈
IPC分类号： H01L21/304
摘要： PURPOSE: A cleansing method of semiconductor devices is provided to reduce residues of a substrate by performing an additional wet cleansing after removing contaminated material with material layer. CONSTITUTION: A material layer(110) made of a photoresist is formed on the entire surface of a substrate(100) deposited with a contaminated material such as particles(106). Then, the resultant structure is performed with a thermal treatment. The contaminated material is then removed by removing the material layer(110) in the same time. At this time, the removing process of the material layer is O2 plasma ashing. A wet cleansing is performed on the entire surface of the material layer and contaminated material removed substrate(100). At this time, the wet cleansing is additional cleansing.
摘要翻译：目的：提供半导体器件的清洁方法，通过在用材料层除去受污染的材料之后执行附加的湿法清洁来减少基底的残留。构成：在沉积有污染物质如颗粒（106）的基底（100）的整个表面上形成由光致抗蚀剂制成的材料层（110）。然后，通过热处理进行所得到的结构。然后通过同时去除材料层（110）来除去受污染的材料。此时，材料层的去除过程为O2等离子体灰化。在材料层的整个表面和被污染的材料移除的基板（100）上进行湿式清洁。此时，湿法清洁是额外的清洁。

23. 发明公开

KR1020000041362A 로딩 효과를 방지하는 반도체 장치의 제조 방법 无效
标题翻译：制造用于防止负载效应的半导体器件的方法
公开(公告)号：KR1020000041362A
公开(公告)日：2000-07-15
申请号：KR1019980057221
申请日：1998-12-22
申请人： 삼성전자주식회사
发明人： 박재현 , 윤석훈 , 정민제 , 김홍일 , 이형규 , 김남중
IPC分类号： H01L21/265
摘要： PURPOSE: A method of manufacturing a semiconductor device is to preclude the difference of an etch rate due to the difference of a pattern density, namely a loading effect, form being generated. CONSTITUTION: A method of manufacturing a semiconductor device, in which a prescribed film formed within an area(105) with high pattern density and an area(106) with low pattern density is etched, comprises the steps of: ion-implanting an impurity ion in an area having relative low etch rate against the prescribed film among the area with high pattern density and the area with low pattern density; forming an etching mask on the prescribed film and the ion-implanted film; etching simultaneously the prescribed film and the ion-implanted film using the etching mask to form a pattern(102a,103a); and removing the etching mask.
摘要翻译：目的：一种制造半导体器件的方法是排除由于图案密度的不同而引起的蚀刻速率的差异，即形成的负载效应。构成：一种制造半导体器件的方法，其中蚀刻形成在具有高图案密度的区域（105）内的规定膜和具有低图案密度的区域（106）的半导体器件包括以下步骤：离子注入杂质离子在具有高图案密度的区域和具有低图案密度的区域中相对于规定膜具有相对低的蚀刻速率的区域; 在规定的膜和离子注入膜上形成蚀刻掩模; 使用蚀刻掩模同时蚀刻规定的膜和离子注入膜以形成图案（102a，103a）; 并去除蚀刻掩模。

24. 发明公开

KR1020000030956A 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법 无效
标题翻译：用于蚀刻用于在半导体器件中形成栅极电极的多晶硅的方法
公开(公告)号：KR1020000030956A
公开(公告)日：2000-06-05
申请号：KR1019980044411
申请日：1998-10-22
申请人： 삼성전자주식회사
发明人： 윤석훈 , 김남중 , 김홍일 , 정민제 , 박재현
IPC分类号： H01L21/306
摘要： PURPOSE: A method for etching a polysilicon for forming a gate electrode is provided to reduce a tail generated in a bottom part of the gate electrode and to obtain a vertical profile by increasing an out gassing effect according to the reduction of the pattern size. CONSTITUTION: A preventing film of reflection and a polysilicon film are successively etched in an etching chamber by using a photoresist film as a mask. Herein, a certain thickness of the polysilicon film is etched by using 10-100sccm of Cl2 gas, 20-60sccm of SF6 gas, 20-200sccm CF4 gas, or 0-20sccm of HeO2 gas in a pressure for 20-100mTorr and a power for 150-400W. And then, the remained polysilicon film is etched by using 10-100sccm of Cl2 gas and 30-150sccm of HBr gas in the pressure for 75-200mTorr and the power for 50-300W to form a gate electrode(104a). Herein, the side of a top part(B) is 230mm, and the size of a bottom part(A) is 250mm. Therefore, a tail generated in the bottom part of the gate electrode and a polymer are reduced while obtaining a vertical profile.
摘要翻译：目的：提供一种用于蚀刻用于形成栅电极的多晶硅的方法，以减少在栅电极的底部产生的尾部，并且通过根据图案尺寸的减小增加放气效果来获得垂直轮廓。构成：通过使用光致抗蚀剂膜作为掩模，在蚀刻室中连续蚀刻防反射膜和多晶硅膜。这里，通过使用10-100sccm的Cl 2气体，20-60sccm的SF 6气体，20-200sccm的CF 4气体或者0〜20sccm的HeO 2气体在20-100mTorr的压力下蚀刻多晶硅膜的一定厚度， 150-400W。然后，通过使用10-100sccm的Cl 2气体和在压力为75-200mTorr的30-150sccm的HBr气体蚀刻剩余的多晶硅膜，并且为50-300W的功率蚀刻形成栅电极（104a）。这里，顶部（B）的一侧为230mm，底部（A）的尺寸为250mm。因此，在栅电极的底部和聚合物中产生的尾部减少，同时获得垂直轮廓。

25. 发明公开

KR1020000018721A 폴리머를 이용한 반도체 소자의 에칭방법 无效
标题翻译：使用聚合物的半导体器件的蚀刻方法
公开(公告)号：KR1020000018721A
公开(公告)日：2000-04-06
申请号：KR1019980036461
申请日：1998-09-04
申请人： 삼성전자주식회사
发明人： 윤석훈 , 김태룡 , 양백화 , 박용현 , 김동현
IPC分类号： H01L21/306
摘要： PURPOSE: The etching method removes a poly stringer generated in pad etching and minimizes the separation margin reduction due to the process applied to remove the poly stringer, regardless of the etching profile of a gate electrode. CONSTITUTION: The etching method can remove the poly stringer as protecting an adhesion film between an oxide film(22) in a landing pad and a polysilicon layer(24) using a polymer(26). The method includes the steps of: forming the oxide film on a semiconductor substrate(20); stacking the polysilicon layer on the oxide film; etching the polysilicon layer using a photoresist or mask; isotropic-etching with a mixed gas as maximizing the polymer formation; and removing the poly stringer.
摘要翻译：目的：蚀刻方法去除了在衬垫蚀刻中产生的多边形，并且由于用于去除多晶纵梁的工艺而使分离余量减小最小化，而与栅电极的蚀刻轮廓无关。构成：蚀刻方法可以去除聚桁条，以使用聚合物（26）保护着陆焊盘中的氧化物膜（22）和多晶硅层（24）之间的粘附膜。该方法包括以下步骤：在半导体衬底（20）上形成氧化膜; 将多晶硅层堆叠在氧化膜上; 使用光致抗蚀剂或掩模蚀刻多晶硅层; 用混合气体进行各向同性蚀刻，使聚合物形成最大化; 并去除聚桁架。

26. 发明公开

KR1019980039353A 반도체 제조용 플라즈마에칭챔버의 제한링 无效
标题翻译：用于半导体制造的等离子蚀刻室的限制环
公开(公告)号：KR1019980039353A
公开(公告)日：1998-08-17
申请号：KR1019960058373
申请日：1996-11-27
申请人： 삼성전자주식회사
发明人： 윤석훈 , 이재봉
IPC分类号： H01L21/3065
摘要： 본 발명은 다수 웨이퍼들의 다중 에칭시 파티클이 제한링으로부터 낙하하는 것을 예방하기 위하여 제한링의 내측면형상을 변형시킨 반도체 제조용 플라즈마에칭챔버의 제한링에 관한 것이다.
본 발명에 따른 반도체 제조용 플라즈마에칭챔버의 제한링은, 반도체 제조용 플라즈마에칭챔버의 제한링에 있어서, 상기 제한링의 내면에 요철면을 형성시켜 표면적을 증대시킨 요철면제한링(6)으로 이루어진다.
따라서, 제한링의 내면의 표면적의 증대에 따라 폴리머성분의 파티클에 대한 접착력을 증대시켜 파티클이 낙하하여 웨이퍼(3)나 웨이퍼척(2)을 오염시키는 것을 예방하고, 반도체 장치의 수율을 높이는 효과가 있다.

27. 发明授权

KR100685733B1 반도체 장치의 제조에서 건식 식각 방법 失效
标题翻译：半导体加工中干蚀刻的方法
公开(公告)号：KR100685733B1
公开(公告)日：2007-02-23
申请号：KR1020000059480
申请日：2000-10-10
申请人： 삼성전자주식회사
发明人： 윤석훈 , 정민제
IPC分类号： H01L21/3065
摘要： 파티클의 발생을 최소화하는 건식 식각 방법이 개시되어 있다. 식각 단계 및 챔버 안정화 단계에서 RF 파워는 계속적으로 인가된다. 상기 챔버 안정화 단계에서는 식각 공정에서의 RF 파워보다 상대적으로 낮은 RF 파워를 인가하고, 가스 및 압력 등의 공정 조건들을 후속으로 실시되는 식각 공정의 조건들과 동일하거나 비슷하게 되도록 조절한다. 그리고 상기 가스 및 압력등의 조절은 여러 단계를 걸쳐 수행한다. 따라서 건식 식각을 수행하는 중에 RF 파워는 계속적으로 인가됨으로서, RF 파워가 오프됨에 따라 발생되는 파티클이 웨이퍼 상에 흡착하는 것을 방지할 수 있다.

28. 发明授权

KR100580580B1 반도체 장치의 금속 배선층 형성 방법 失效
标题翻译：在半导体器件中形成金属布线层的方法
公开(公告)号：KR100580580B1
公开(公告)日：2006-05-16
申请号：KR1020000039180
申请日：2000-07-10
申请人： 삼성전자주식회사
发明人： 정민제 , 윤석훈
IPC分类号： H01L21/28
摘要： 낮은 비아 콘택 저항을 가지는 반도체 장치의 금속 배선층 형성 방법이 개시 되어 있다. 반도체 기판상에 제1 금속층의 상부에 반사 방지막이 형성된 금속층 패턴을 형성한다. 상기 금속층 패턴이 형성된 반도체 기판에 층간 절연층을 형성한다. 상기 층간 절연층을 CF
4 : CHF
3 = 1 : 0.16 내지 0.24 의 유량비를 갖는 식각 가스를 사용하여 상기 반사 방지막이 노출될 때까지 식각하여 개구부를 형성한다. 상기 개구부 저면의 반사 방지막을 CF
4 : CHF
3 = 1 : 0.08 내지 0.12의 유량비를 갖는 식각 가스를 사용하여 상기 제1 금속층이 노출될 때까지 식각하여 향상된 프로파일을 갖는 비아 콘택을 형성한다. 상기 비아 콘택에 장벽 금속층을 형성한 다음 금속 물질을 매몰하여 금속 배선층을 형성한다. 상기 비아 콘택의 프로파일 향상으로 장벽 금속층이 용이하게 형성되어 상기 금속 배선층 형성시에 비아 콘택의 저항을 증가시키는 화합물의 형성을 방지할 수 있다.

29. 发明授权

KR100424657B1 퓨즈 형성 방법 有权
标题翻译： 퓨즈형성방법
公开(公告)号：KR100424657B1
公开(公告)日：2004-03-24
申请号：KR1020010041939
申请日：2001-07-12
申请人： 삼성전자주식회사
发明人： 고동환 , 윤석훈 , 박재현
IPC分类号： H01L21/82
CPC分类号： H01L23/5258 , H01L2924/0002 , H01L2924/00
摘要： A method for forming a fuse pattern for repairing a bad cell includes forming a metal wiring pattern on a substrate and successively forming an insulating layer on the metal wiring pattern and the substrate. The insulating layer of a region for defining the fuse pattern is etched by using an etching gas including a fluorocarbon-type compound and a fluorosilicate-type compound, which substantially suppresses a generation of by-products. A partially exposed metal layer of the metal wiring pattern is removed to form a fuse. Accordingly, a structure such as a fence is not formed on the residue of insulating layer. Therefore, the removal process for the fence is unnecessary. As a result, the process for forming the fuse is simplified.
摘要翻译：一种形成用于修复坏单元的熔丝图案的方法包括在基片上形成金属布线图案并在金属布线图案和基片上依次形成绝缘层。通过使用包含氟碳化合物和氟硅酸盐型化合物的蚀刻气体来蚀刻用于限定熔丝图案的区域的绝缘层，这基本上抑制了副产物的产生。金属布线图案的部分暴露的金属层被去除以形成熔丝。因此，在绝缘层的残留物上不形成诸如栅栏的结构。因此，栅栏的移除过程是不必要的。结果，形成熔丝的过程得以简化。

30. 发明公开

KR1020010010641A 반도체 메모리 소자의 제조방법 无效
标题翻译：制造半导体存储器件的方法
公开(公告)号：KR1020010010641A
公开(公告)日：2001-02-15
申请号：KR1019990029631
申请日：1999-07-21
申请人： 삼성전자주식회사
发明人： 정광진 , 윤석훈
IPC分类号： H01L27/108
摘要： PURPOSE: A method for manufacturing a semiconductor memory device is provided to improve the yield by preventing damage to a boundary region between an active region and a field oxide layer. CONSTITUTION: A semiconductor substrate(31) is splitted up into the first region for isolating respective devices and the second region which is an active region where devices are formed. An etch blocking layer(60) covers at least a boundary portion between the fist and second regions. Respective layers for forming devices on the first and second regions are stacked and selectively etched to form a pattern. The etch blocking layer is eliminated to expose a contact portion of the first and second regions and a part of the second region.
摘要翻译：目的：提供一种制造半导体存储器件的方法，以通过防止对有源区域和场氧化物层之间的边界区域的损坏来提高产量。构成：半导体衬底（31）被分成第一区域以隔离各个器件，而第二区域是形成器件的有源区域。蚀刻阻挡层（60）至少覆盖第一和第二区域之间的边界部分。在第一和第二区域上形成器件的各层被层叠并选择性地蚀刻以形成图案。消除蚀刻阻挡层以暴露第一和第二区域的接触部分和第二区域的一部分。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式