专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2023043251A1 디스플레이 장치 및 디스플레이 장치의 제어 방법 审中-公开
公开(公告)号：WO2023043251A1
公开(公告)日：2023-03-23
申请号：PCT/KR2022/013852
申请日：2022-09-16
申请人： 삼성전자주식회사
发明人： 송기현 , 김관영 , 김민섭 , 윤석훈 , 이원재 , 이종근
IPC分类号： H04N21/422 , H04N21/4363 , H04N21/485
摘要： 디스플레이 장치 및 디스플레이 장치의 제어 방법이 제공된다. 상기 디스플레이 장치는 디스플레이부, 통신부 및 상기 통신부를 통해 수신한 상기 IR 신호에 기초하여 상기 리모컨이 상기 디스플레이 장치와 페어링 된 이력이 있는지를 식별하고, 상기 디스플레이 장치와 상기 리모컨 간의 블루투스 연결 여부를 식별하고, 상기 디스플레이 장치와 상기 리모컨 간의 블루투스 연결이 끊어진 횟수를 카운팅하고, 상기 카운팅 된 블루투스 연결이 끊어진 횟수에 기초하여, 상기 리모컨과의 페어링을 위한 UI(user interface)를 표시하도록 상기 디스플레이부를 제어하는 프로세서를 포함한다.

2. 发明申请

WO2023013896A1 원격 제어 장치, 전자 장치 및 그 제어 방법들 审中-公开
公开(公告)号：WO2023013896A1
公开(公告)日：2023-02-09
申请号：PCT/KR2022/009642
申请日：2022-07-05
申请人： 삼성전자주식회사
发明人： 윤석훈 , 김관영 , 김민섭 , 송기현 , 이원재 , 이종근
IPC分类号： H04Q9/14 , H04Q9/04 , H04Q1/40
摘要： 원격 제어 장치가 개시된다. 본 원격 제어 장치는 사용자 인터페이스, 메모리, 통신 인터페이스 및 사용자 인터페이스, 메모리 및 통신 인터페이스와 연결되어 원격 제어 장치를 제어하는 프로세서를 포함하며, 프로세서는 사용자 인터페이스를 통해 사용자 명령이 입력되면, 메모리에 저장된 복수의 바이너리 코드 중 사용자 명령에 대응되는 바이너리 코드를 식별하고, 바이너리 코드를 기설정된 비트 개수 단위에 기초하여 복수의 비트 그룹으로 식별하며, 복수의 비트 그룹에 대응되는 펄스 신호를 전송하도록 통신 인터페이스를 제어할 수 있다.

3. 发明申请

WO2022186424A1 원격 제어 장치 및 그 제어 방법 审中-公开
公开(公告)号：WO2022186424A1
公开(公告)日：2022-09-09
申请号：PCT/KR2021/005579
申请日：2021-05-04
申请人： 삼성전자주식회사
发明人： 이원재 , 윤현규 , 김민섭 , 윤석훈
IPC分类号： H04N21/422 , H04N21/485 , H04N5/63
摘要： 원격 제어 장치가 개시된다. 외부 장치를 제어하는 원격 제어 장치는 외부 장치와 통신하는 통신 인터페이스, 전기 에너지를 획득하는 에너지 하베스터, 에너지 하베스터로부터 전기 에너지의 공급을 수신하는 전원부 및 전원부의 공급 전압이 제1 임계값 이상 및 제2 임계값 미만이면, 외부 장치와 통신하기 위해 확립된 통신 연결을 해제하도록 통신 인터페이스를 제어하고, 에너지 하베스터에 의해 획득된 전기 에너지를 전원부로 제공하는 프로세서를 포함한다.

4. 发明公开

KR1020030006240A 퓨즈 형성 방법 有权
标题翻译：形成保险丝的方法
公开(公告)号：KR1020030006240A
公开(公告)日：2003-01-23
申请号：KR1020010041939
申请日：2001-07-12
申请人： 삼성전자주식회사
发明人： 고동환 , 윤석훈 , 박재현
IPC分类号： H01L21/82
CPC分类号： H01L23/5258 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: A method for forming a fuse is provided to enhance efficiency of a fabrication process by omitting a process for removing a fence. CONSTITUTION: A metal barrier and a metal layer are sequentially on a substrate(30). A metal line pattern is formed by etching sequentially the metal barrier and the metal layer of the first predetermined region. An insulating layer is continuously formed on the metal line pattern and the exposed substrate(30). The insulating layer of the second predetermined region is etched by using an etch gas including fluoro-carbon compound and fluoro-silicon compound. A metal line pattern having an insulating layer residue(36a) of the second predetermined region is exposed to define a fuse pattern region by etching the insulating layer of the second predetermined region. A fuse pattern(38) is formed by removing the metal layer from the metal line pattern of the fuse pattern region. A protective layer(40) is formed on an entire substrate of the resultant structure.
摘要翻译：目的：提供一种用于形成保险丝的方法，以通过省略除去栅栏的过程来提高制造过程的效率。构成：金属屏障和金属层顺序地在基片（30）上。通过依次蚀刻第一预定区域的金属阻挡层和金属层形成金属线图案。在金属线图案和暴露的基板（30）上连续地形成绝缘层。通过使用包括氟碳化合物和氟 - 硅化合物的蚀刻气体来蚀刻第二预定区域的绝缘层。通过蚀刻第二预定区域的绝缘层，露出具有第二预定区域的绝缘层残留物（36a）的金属线图案以限定熔丝图案区域。通过从熔丝图案区域的金属线图案去除金属层来形成熔丝图案（38）。在所得结构的整个基板上形成保护层（40）。

5. 发明公开

KR1020020028457A 반도체 장치의 제조에서 건식 식각 방법 失效
标题翻译：用于干蚀刻半导体器件的方法
公开(公告)号：KR1020020028457A
公开(公告)日：2002-04-17
申请号：KR1020000059480
申请日：2000-10-10
申请人： 삼성전자주식회사
发明人： 윤석훈 , 정민제
IPC分类号： H01L21/3065
摘要： PURPOSE: A method for dry-etching a semiconductor device is provided to minimize particles generated on a wafer where an etch process is performed, by making radio frequency(RF) power not turn off until a dry etch process is completed. CONSTITUTION: A semiconductor wafer having a multilayer is transferred to an etch chamber. A predetermined portion of an uppermost layer of the multilayer is etched to form an opening. A stabilization process is performed regarding a chamber while RF power is applied to the etch chamber. A lower layer exposed to a lower portion by the opening is over-etched.
摘要翻译：目的：提供一种用于干法蚀刻半导体器件的方法，以通过使射频（RF）功率不被关闭直到干法蚀刻工艺完成来最小化在执行蚀刻工艺的晶片上产生的颗粒。构成：将具有多层的半导体晶片转移到蚀刻室。蚀刻多层的最上层的预定部分以形成开口。在将RF功率施加到蚀刻室的同时对室进行稳定处理。通过开口暴露于下部的下层被过度蚀刻。

6. 发明公开

KR1020010036340A 불휘발성 반도체 메모리 장치의 미세 패턴 형성방법 失效
标题翻译：用于形成具有浮动门的分钟图案的非易失性半导体存储器件的方法
公开(公告)号：KR1020010036340A
公开(公告)日：2001-05-07
申请号：KR1019990043300
申请日：1999-10-07
申请人： 삼성전자주식회사
发明人： 윤석훈 , 정광진
IPC分类号： H01L21/8247
摘要： PURPOSE: A method for forming a non-volatile semiconductor memory device having a minute pattern of a floating gate is provided to enhance productivity and quality by suppressing the production of particles. CONSTITUTION: In the method, after the first polysilicon layer(24) is formed over a device isolation region, a buffer layer(32) and an anti-reflective layer(25) are formed in sequence on the first polysilicon layer(24). In particular, the buffer layer(32) uses a silicon nitride layer having a deposition temperature substantially equal to that of the polysilicon layer(24). A photoresist pattern is then formed on the anti-reflective layer(25), and the underlying layers(24,32,25) are etched through the photoresist pattern. Thereafter, the anti-reflective layer(25) is removed, and the second polysilicon layer is formed overall. The second polysilicon layer is then removed but remaining a spacer on a sidewall of the first polysilicon layer(24). After that, the buffer layer(32) is removed, and the minute pattern of the floating gate is obtained.
摘要翻译：目的：提供一种用于形成具有浮动栅极的微小图案的非易失性半导体存储器件的方法，以通过抑制颗粒的产生来提高生产率和质量。构成：在该方法中，在器件隔离区域上形成第一多晶硅层（24）之后，在第一多晶硅层（24）上依次形成缓冲层（32）和抗反射层（25）。特别地，缓冲层（32）使用具有与多晶硅层（24）的沉积温度基本相等的沉积温度的氮化硅层。然后在抗反射层（25）上形成光致抗蚀剂图案，并且通过光致抗蚀剂图案蚀刻下面的层（24,32,25）。此后，去除抗反射层（25），并且整体地形成第二多晶硅层。然后去除第二多晶硅层，但在第一多晶硅层（24）的侧壁上留下间隔物。之后，移除缓冲层（32），获得浮动栅极的微小图案。

7. 发明公开

KR1020010018260A 소자간 콘택 형성 방법 失效
标题翻译：在设备之间制造接触的方法
公开(公告)号：KR1020010018260A
公开(公告)日：2001-03-05
申请号：KR1019990034133
申请日：1999-08-18
申请人： 삼성전자주식회사
发明人： 윤석훈 , 김태룡
IPC分类号： H01L21/28
摘要： PURPOSE: A method for manufacturing a contact between devices is provided to increase a contact area, by performing an isotropic dry-etching process after a butting contact hole is formed so that a conductive layer in the butting contact hole is further etched to make the surface of the conductive layer rough. CONSTITUTION: The first insulating layer(212) and the second conductive layer(214) are sequentially deposited on the first conductive layer(210). The second conductive layer and the first insulating layer are patterned to expose the first conductive layer by a photo process. The second insulating layer(216) is deposited on the first and second conductive layers. The second insulating layer is etched to form a butting contact hole(218) by a photo process so that the second and first conductive layers are exposed. The surface of the exposed first and second conductive layers is isotropically etched.
摘要翻译：目的：提供一种用于制造器件之间的接触的方法，以通过在形成对接接触孔之后执行各向同性干法蚀刻工艺以增加接触面积，使得对接接触孔中的导电层进一步被蚀刻以形成表面的导电层粗糙。构成：第一绝缘层（212）和第二导电层（214）依次沉积在第一导电层（210）上。将第二导电层和第一绝缘层图案化以通过照相工艺暴露出第一导电层。第二绝缘层（216）沉积在第一和第二导电层上。蚀刻第二绝缘层以通过光刻工艺形成对接接触孔（218），以使第二和第一导电层露出。暴露的第一和第二导电层的表面被各向同性地蚀刻。

8. 发明公开

KR1020000059749A 식각 향상 방법 无效
标题翻译：改进蚀刻的方法
公开(公告)号：KR1020000059749A
公开(公告)日：2000-10-05
申请号：KR1019990007573
申请日：1999-03-08
申请人： 삼성전자주식회사
发明人： 윤석훈 , 김홍일 , 이형규 , 김남중
IPC分类号： H01L21/306
摘要： PURPOSE: A method for etching an insulating layer is provided to improve an etching selectivity of an etch stop layer. CONSTITUTION: A method for etching an insulating layer comprises the steps of: forming an etch stop layer(108) on a semiconductor substrate(100) with a plurality of gate electrodes(106) formed thereon; forming an insulating layer on the etch stop layer; and forming a gate electrode spacer(112) by etching the insulating layer by using a mixed etching gas including a CH4/He-O2. Thereby, an etching selectivity of the etch stop layer and the insulating layer is improved. The etch stop layer is an oxide layer, and the insulating layer is a silicon nitride layer. A flow amount of the etching gas CH4 is 20 to 200 SCCM, and a flow amount of the etching gas He-O2 is 0 to 200 SCCM.
摘要翻译：目的：提供一种蚀刻绝缘层的方法，以提高蚀刻停止层的蚀刻选择性。构成：蚀刻绝缘层的方法包括以下步骤：在其上形成有多个栅电极（106）的半导体衬底（100）上形成蚀刻停止层（108）在所述蚀刻停止层上形成绝缘层; 以及通过使用包括CH 4 / He-O 2的混合蚀刻气体来蚀刻绝缘层来形成栅电极间隔物（112）。因此，蚀刻停止层和绝缘层的蚀刻选择性得到改善。蚀刻停止层是氧化物层，绝缘层是氮化硅层。蚀刻气体CH4的流量为20〜200SCCM，蚀刻气体He-O2的流量为0〜200SCCM。

9. 发明公开

KR1020000027251A 웨이퍼 박스 无效
标题翻译： WAFER BOX
公开(公告)号：KR1020000027251A
公开(公告)日：2000-05-15
申请号：KR1019980045147
申请日：1998-10-27
申请人： 삼성전자주식회사
发明人： 김남중 , 김홍일 , 박재현 , 윤석훈
IPC分类号： H01L21/02
摘要： PURPOSE: A wafer box having a sliding type cover is provided to prevent a run accident which could happen in opening and closing the cover of the wafer box, and eliminate the need for an area occupied by the cover of the wafer box on a station in opening the cover. CONSTITUTION: In a wafer box having a wafer box body and a wafer box cover, the body has a vacant space of enough depth so that the cover can be inserted. And the cover has a groove at which both ends of the cover mashes with both side walls in the vacant space of the body and is slided to the vacant space of the body when the wafer box is open.
摘要翻译：目的：提供具有滑动式盖的晶片盒，以防止在打开和关闭晶片盒的盖子时可能发生的运行事故，并且不需要在车站上的晶片盒盖的占用面积打开盖子构成：在具有晶片盒体和晶片盒盖的晶片盒中，主体具有足够深度的空间，从而可以插入盖。并且盖具有凹槽，盖的两端与主体的空闲空间中的两个侧壁相混合，并且当晶片盒打开时被滑动到主体的空闲空间。

10. 发明公开

KR1020020043383A 반도체 장치의 게이트 패턴 형성 방법 无效
标题翻译：用于形成半导体器件栅格图案的方法
公开(公告)号：KR1020020043383A
公开(公告)日：2002-06-10
申请号：KR1020000073036
申请日：2000-12-04
申请人： 삼성전자주식회사
发明人： 윤석훈 , 김홍일
IPC分类号： H01L21/336
摘要： PURPOSE: A method for forming a gate pattern of a semiconductor device is provided to form a gate pattern with a prominent sidewall profile by using a dry etch apparatus. CONSTITUTION: A gate oxide layer is formed on a semiconductor substrate(100). A poly-silicon layer is formed on the gate oxide layer. An anti-reflective layer such as a silicon oxy-nitride layer is formed on the poly-silicon layer. A photo-resist layer is formed on the anti-reflective layer. A photo-resist pattern is formed by patterning the photo-resist layer. The anti-reflective layer, the poly-silicon layer, and the gate oxide layer are etched by using the photo-resist pattern as an etch mask. The photo-resist pattern is removed by performing an oxygen plasma ashing process. A gate pattern(110) including a gate oxide layer pattern(102a), a gate electrode(103a), and an anti-reflective layer pattern(104a) is formed by performing a wet cleaning process.
摘要翻译：目的：提供一种用于形成半导体器件的栅极图案的方法，以通过使用干蚀刻设备形成具有突出侧壁轮廓的栅极图案。构成：在半导体衬底（100）上形成栅氧化层。在栅氧化层上形成多晶硅层。在多晶硅层上形成氮氧化硅层等抗反射层。在抗反射层上形成光刻胶层。通过图案化光致抗蚀剂层形成光刻胶图案。通过使用光刻胶图案作为蚀刻掩模来蚀刻抗反射层，多晶硅层和栅极氧化物层。通过进行氧等离子体灰化处理除去光刻胶图案。通过进行湿式清洗处理，形成包括栅极氧化物层图案（102a），栅极电极（103a）和抗反射层图案（104a）的栅极图案（110）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式