基本信息:
- 专利标题： 반도체 집적 회로 및 프로세서
- 专利标题（英）：Semiconductor integrated circuit and processor
- 专利标题（中）：半导体集成电路和处理器
- 申请号：KR1020120049092 申请日：2012-05-09
- 公开(公告)号：KR1020130014336A 公开(公告)日：2013-02-07
- 发明人： 후지따시노부 , 아베게이꼬
- 申请人： 가부시끼가이샤 도시바
- 申请人地址： 일본국 도꾜도 미나또꾸 시바우라 *쪼메 *방 *고
- 专利权人： 가부시끼가이샤 도시바
- 当前专利权人： 가부시끼가이샤 도시바
- 当前专利权人地址： 일본국 도꾜도 미나또꾸 시바우라 *쪼메 *방 *고
- 代理人： 장수길; 박충범; 이중희
- 优先权： JPJP-P-2011-166070 2011-07-28
- 主分类号： G11C11/41
- IPC分类号： G11C11/41
摘要：
PURPOSE: A semiconductor integrated circuit and a processor are provided to reduce a leak current by saving data in an MTJ(Magnetic Tunnel Junction) and blocking power to a nonvolatile SRAM cell if a cache is not accessed. CONSTITUTION: A nonvolatile SRAM cell(10a) includes a first inverter(11), a second inverter(12), a first transistor(21), a second transistor(22), a third transistor(23), and an MTJ(31). One end of the first transistor is connected to a first bit line and the other end thereof is connected to a first input terminal of the first inverter. One end of a first device group is connected to a first output terminal of the first inverter and the other end thereof is connected to a second bit line. One end of a second device group is connected to the first inverter and the second inverter and the other end thereof is connected to the first terminal to which a preset potential is applied according to an operation.
摘要（中）：
目的：提供半导体集成电路和处理器，以通过在MTJ（磁隧道结）中保存数据来减少泄漏电流，并且如果不访问高速缓存，则阻断非易失性SRAM单元的电力。 构成：非易失性SRAM单元（10a）包括第一反相器（11），第二反相器（12），第一晶体管（21），第二晶体管（22），第三晶体管（23）和MTJ（31 ）。 第一晶体管的一端连接到第一位线，而另一端连接到第一反相器的第一输入端。 第一装置组的一端连接到第一反相器的第一输出端子，另一端连接到第二位线。 根据操作，第二设备组的一端连接到第一逆变器和第二逆变器，并且其另一端连接到施加了预置电位的第一端子。
公开/授权文献:
- KR101363656B1 반도체 집적 회로 및 프로세서 公开/授权日：2014-02-14