专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2022229972A1 INJECTION LOCKED CLOCK MULTIPLIER WITH EMBEDDED PHASE INTERPOLATOR 审中-公开
公开(公告)号：WO2022229972A1
公开(公告)日：2022-11-03
申请号：PCT/IN2022/050351
申请日：2022-04-12
申请人： INDIAN INSTITUTE OF TECHNOLOGY MADRAS (IIT MADRAS)
发明人： SAXENA, Saurabh , R, Gautam , BANDARUPALLI, Jaya Deepthi
IPC分类号： H03L7/24 , H03L7/083
摘要： Injection locked clock multiplier with an embedded phase interpolator and 2X frequency range. A wide range (2X) injection locked clock multiplier (ILCM) with an embedded phase interpolator multiplies a low-frequency clock to generate a high-frequency output wherein the phase is shifted as desired during the clock generation itself. The ILCM retains the low output clock jitter across (340-550fsrms) and a good PI resolution (1.5°-2°) across the phase interpolation range by eliminating the multiphase high-frequency clock distribution during phase interpolation.

2. 发明申请

WO2021144393A1 A FRACTIONAL-N FREQUENCY SYNTHESIZER BASED ON A CHARGE-SHARING LOCKING TECHNIQUE 审中-公开
公开(公告)号：WO2021144393A1
公开(公告)日：2021-07-22
申请号：PCT/EP2021/050746
申请日：2021-01-14
申请人： UNIVERSITY COLLEGE DUBLIN, NATIONAL UNIVERSITY OF IRELAND
发明人： HU, Yizhe , SIRIBURANON, Teerachot , STASZEWSKI, Robert, Bogdan
IPC分类号： H03L7/099 , H03L7/14 , H03L7/10 , H03B5/12 , H03B2200/0054 , H03B2200/0078 , H03B27/00 , H03B5/1215 , H03B5/1228 , H03B5/124 , H03B5/1265 , H03B5/1296 , H03L2207/50 , H03L7/104 , H03L7/16 , H03L7/24
摘要： The present disclosure relates to a phase-locked loop (PLL) based on a charge- sharing locking technique, capable of both fractional-N and integer-N operation. The PLL comprises a voltage pre-setting stage; an oscillator: a shared capacitive load; and a switching network configured for selectively connecting the voltage pre-setting stage to the shared capacitive load during a voltage pre-setting stage for applying an expectant voltage to the capacitive load. The switching network is being further configured for selectively connecting the capacitive load to the oscillator during a charge-sharing locking stage for correcting a phase error in response to a difference between the expected voltage of the capacitor and the voltage of the oscillator. Frequency-tracking and waveform-learning stages are also provided for maintaining PVT (process, voltage, temperature) robustness and for suppressing fractional-N spur, respectively.

3. 发明申请

WO2020190873A1 APPARATUS AND METHOD TO REDUCE LOCK TIME VIA FREQUENCY BAND CALIBRATION 审中-公开
公开(公告)号：WO2020190873A1
公开(公告)日：2020-09-24
申请号：PCT/US2020/022986
申请日：2020-03-16
申请人： XILINX, INC.
发明人： LEUNG, Caleb S. , LEE, Edward , WONG, Alan C. , BORRELLI, Christopher J. , FRANS, Yohan
IPC分类号： H03L7/10 , H03L7/183 , H03L7/24
摘要： Apparatus and associated methods relating to reducing lock time include pre-calibrating and storing phase-locked loop (PLL) and/or injection-locked oscillator (ILO) adaptation values during startup and loading the pre-calibrated values during rate change. In an illustrative example, an integrated circuit may include a controllable frequency circuit operable at frequencies within each of a plurality of frequency bands. A data store may store operational settings associated with each frequency of the plurality of frequency bands. A state machine may be coupled to the controllable frequency circuit and the data store configured to select a predetermined frequency band in response to a command signal, retrieve, from the data store, operational settings associated with the predetermined frequency band, and, apply the retrieved operational settings to the controllable frequency circuit. With the pre-calibration, PLL and/or ILO lock times during rate change in a multi-rate serializer/deserializer (SERDES) link may be advantageously reduced.

4. 发明申请

WO2014132556A1 受信装置および電子機器审中-公开
标题翻译：接收装置和电子装置
公开(公告)号：WO2014132556A1
公开(公告)日：2014-09-04
申请号：PCT/JP2014/000405
申请日：2014-01-28
申请人：ソニー株式会社
发明人：中島　朋紀 , 村山　宜弘 , 吉田　俊和
IPC分类号： H04B1/10 , H03L7/24 , H04B1/16
CPC分类号： H04B1/16 , H03B5/32 , H03L7/24 , H04B1/005 , H04N21/42607
摘要：　伝送信号を受信する複数の受信回路の内の１つが、接続された水晶振動子より得た発振信号に基づいて、所定の周波数の差動信号を生成して基準周波数信号を得る発振回路を備える。そして、他の受信回路が備える発振回路は、他の受信回路の発振回路から供給された差動信号の内の一方の相の発振信号より差動信号を生成して、基準周波数信号を得る。
摘要翻译：用于接收发送信号的多个接收电路中的一个包括：振荡电路，其基于从连接到其的晶体振荡器获取的振荡信号产生具有预定频率的差分信号，从而获取参考频率信号。包含在其他接收电路中的振荡电路随后基于从其他接收电路的振荡电路提供的差分信号之一的相位的振荡信号生成差分信号，从而获取参考频率信号。

5. 发明申请

WO2014026029A1 TUNABLE INJECTION LOCKED DIVIDERS WITH ENHANCED LOCKING RANGE 审中-公开
标题翻译：具有增强锁定范围的可拆卸注射锁紧分配器
公开(公告)号：WO2014026029A1
公开(公告)日：2014-02-13
申请号：PCT/US2013/054186
申请日：2013-08-08
申请人： QUALCOMM INCORPORATED
发明人： TAGHIVAND, Mazhareddin
IPC分类号： H03B19/14 , H03L7/24 , H03L7/18
CPC分类号： H03B19/14 , H03B2200/0074 , H03L7/183
摘要： Tunable injection locked (IL) dividers having enhanced locking range, good phase noise performance, and low power consumption are disclosed. In an exemplary design, an apparatus (e.g., a wireless device) includes an oscillator and at least one IL divider. The oscillator provides an oscillator signal at a first frequency. The at least one IL divider receives the oscillator signal and provides an output signal at a second frequency, which is related to the first frequency by an overall divider ratio for the IL divider(s). Each IL divider may be calibrated based on a target frequency of that IL divider. Each IL divider may be calibrated (e.g., by tuning at least one adjustable capacitor) to obtain an oscillation frequency within a predetermined tolerance of the target frequency of that IL divider. The oscillator may be calibrated based on a target oscillation frequency of the oscillator.
摘要翻译：公开了具有增强的锁定范围，良好的相位噪声性能和低功耗的可调注入锁定（IL）分配器。在示例性设计中，装置（例如，无线装置）包括振荡器和至少一个IL分配器。振荡器以第一个频率提供振荡器信号。至少一个IL分配器接收振荡器信号，并以第二频率提供输出信号，其与第一频率相关，用于IL分频器的总分频比。每个IL分压器可以基于该IL分压器的目标频率进行校准。每个IL分压器可以被校准（例如，通过调谐至少一个可调电容器）以获得在该IL分压器的目标频率的预定公差内的振荡频率。振荡器可以基于振荡器的目标振荡频率进行校准。

6. 发明申请

WO2012127770A1 発振周波数調整装置、発振周波数調整方法及び無線通信装置审中-公开
标题翻译：振荡频率调节装置，振荡频率调整方法和无线通信装置
公开(公告)号：WO2012127770A1
公开(公告)日：2012-09-27
申请号：PCT/JP2012/000890
申请日：2012-02-09
申请人：パナソニック株式会社 , 佐藤潤二
发明人：佐藤　潤二
IPC分类号： H03L7/24 , H03L7/095 , H03L7/16
CPC分类号： H03L7/00 , H03B19/00 , H03B27/00 , H03L7/16 , H03L7/24
摘要：　電圧制御型発振回路２は、制御電圧に応じた発振周波数によって発振する。注入同期型発振回路３，４は、電圧制御型発振回路２からの出力信号に応じた発振周波数によって発振する。ミキサ回路５は、注入同期型発振回路３，４の各出力信号を基に周波数変換する。同期判定部６は、ミキサ回路５の出力信号に応じて、注入同期型発振回路３，４の同期状態を判定する。注入同期型発振回路３，４は、電圧制御型発振回路２の発振周波数の整数倍の周波数によって同期する。
摘要翻译：电压控制型振荡电路（2）以与控制电压对应的振荡频率振荡。注入锁定型振荡电路（3,4）以与来自压控型振荡电路（2）的输出信号相对应的振荡频率振荡。混频器电路（5）根据来自注入锁定型振荡电路（3,4）的输出信号进行频率变换。同步确定单元（6）根据来自混频器电路（5）的输出信号确定注入锁定型振荡电路（3,4）之间的同步状态。注入锁定型振荡电路（3,4）以电压控制型振荡电路（2）的振荡频率的整数倍的频率相互同步。

7. 发明申请

WO2012111131A1 ミリ波帯無線送受信装置审中-公开
标题翻译：毫米波长范围无线收发器装置
公开(公告)号：WO2012111131A1
公开(公告)日：2012-08-23
申请号：PCT/JP2011/053402
申请日：2011-02-17
申请人：国立大学法人東京工業大学 , 岡田健一 , 松澤昭
发明人：岡田　健一 , 松澤　昭
IPC分类号： H04B1/40 , H03L7/18 , H03L7/24
CPC分类号： H04L25/08 , H03B5/1212 , H03B5/1228 , H03B5/1253 , H03B27/00 , H03L7/24 , H04B1/40
摘要：　位相雑音特性を改善でき、送信部及び受信部の各局部発振器をそれぞれ独立してキャリブレーションすることも可能なミリ波帯無線送受信装置を提供する。　本発明によるミリ波帯無線送受信装置は、送信部１０と受信部２０と基準周波数信号発生器３０とからなる。送信部１０は、注入同期型発振器からなる送信用局部発振器１１と、該送信用局部発振器からの信号と送信ベースバンド信号とを混合する送信用ミキサ１２と、送信用ミキサから送信用アンテナ１５への信号を増幅する送信用アンプ１３とからなる。受信部２０は、受信用アンテナ２４からの信号を増幅する受信用アンプ２５と、注入同期型発振器からなる受信用局部発振器２２と、該受信用局部発振器からの信号と受信用アンプからの信号とを混合し受信ベースバンド信号を出力する受信用ミキサ２３とからなる。基準周波数信号発生器３０は、送受信用局部発振器１１，２２に基準周波数信号を注入する。
摘要翻译：提供了一种毫米波长范围收发器装置，其可以改善相位噪声特性，并且还可以独立地校准发送单元和接收单元的每个相应本地振荡器。该毫米波长范围的收发器装置包括传输单元（10），接收单元（20）和参考频率信号发生器（30）。发送单元（10）包括：发送用本地振荡器（11），包括注入锁定振荡器，用于混合来自发送用本地振荡器的信号和发送基带信号的发送使用混合器（12）传输用放大器（13），用于将来自传输用混合器的信号放大到传输用天线（15）。接收单元（20）包括用于放大来自接收用天线（24）的信号的接收用放大器（25），包括注入锁定振荡器的接收用本地振荡器（22）和接收用混合器（23），用于混合来自接收用本地振荡器的信号和来自接收用放大器的信号，以输出接收基带信号。参考频率信号发生器（30）将参考频率信号注入到发送和接收用的本地振荡器（11和22）中。

8. 发明申请

WO2010144995A1 SYSTEM AND METHOD FOR REDUCING HOLDOVER DURATION 审中-公开
标题翻译：减少保持时间的系统和方法
公开(公告)号：WO2010144995A1
公开(公告)日：2010-12-23
申请号：PCT/CA2010/000827
申请日：2010-06-03
申请人： NORTEL NETWORKS LIMITED , SMILEY, Russell
发明人： SMILEY, Russell
IPC分类号： H03L7/24 , H04W56/00 , H04L7/027
CPC分类号： H03L7/00 , G06F1/04 , H03L7/087 , H04J3/0688
摘要： A device is provided having a local oscillator (LO) configured to generate a first signal comprising at least one of: timing information; frequency information; phase information; and combinations thereof. The device also has a LO error corrector comprising an input, the input configured to receive a second signal comprising at least one of: timing information; frequency information; phase information and combinations thereof, wherein the second signal is used for disciplining the LO. The LO error corrector is configured to: if the second signal is unavailable to discipline the LO, discipline the LO using a source that is less accurate than the second signal. Upon the second signal becoming at least temporarily available, the LO corrector determines an offset error of the LO relative to the second signal. If the second signal becomes unavailable before the device uses the second signal to discipline the LO on an ongoing basis, the LO corrector corrects the offset error of the LO relative to the second signal based information obtained during the second signal's temporary availability and disciplines the LO using a source that is less accurate than the second signal until the second signal becomes at least temporarily available at a subsequent time.
摘要翻译：提供了一种具有本地振荡器（LO）的设备，其被配置为生成包括以下中的至少一个的第一信号：定时信息; 频率信息; 相位信息; 及其组合。所述设备还具有包括输入的LO误差校正器，所述输入被配置为接收包括以下中的至少一个的第二信号：定时信息; 频率信息; 相位信息及其组合，其中第二信号用于惩罚LO。 LO误差校正器被配置为：如果第二信号不可用于纪律LO，则使用比第二信号精度更低的源来纪律LO。当第二信号变得至少暂时可用时，LO校正器确定LO相对于第二信号的偏移误差。如果第二信号在设备使用第二信号以持续的方式对LO进行管理之前变得不可用，则LO校正器校正LO相对于在第二信号的临时可用性期间获得的基于第二信号的信息的偏移误差，并且对LO 使用比第二信号更精确的源，直到第二信号在随后的时间至少暂时可用。

9. 发明申请

WO2010032328A1 ＰＬＬ回路およびこれを用いた膜厚測定器审中-公开
标题翻译： PLL电路和薄膜厚度测量仪器使用相同
公开(公告)号：WO2010032328A1
公开(公告)日：2010-03-25
申请号：PCT/JP2008/067096
申请日：2008-09-22
申请人：パイオニア株式会社 , 東北パイオニア株式会社 , 佐藤浩昭
发明人：佐藤浩昭
IPC分类号： H03L7/24 , G01B17/02 , G01R29/22 , H03B28/00 , H03L7/08 , H03L7/099 , H03L7/22
CPC分类号： G01B7/066 , G01R23/12 , H03B5/362 , H03L7/093 , H03L7/0994 , H03L7/235 , H03L7/24
摘要：　第１信号と第２信号との位相差を検出する位相比較器（４）と、前記位相比較器に前記第１信号として基準信号をもたらす第１の発振回路（１）と、前記位相比較器の出力に応じた信号を出力する第２の発振回路としてのＤＤＳ（８）が備えられ、前記第２の発振回路の出力信号が前記位相比較器に対して前記第２信号として入力されるようにＰＬＬループが構成されている。また、前記第２の発振回路の出力信号の一部が注入同期信号として、前記第１の発振回路に注入されるように構成されている。　前記ＰＬＬ回路を周波数計測回路として利用する膜厚測定器は、第１の発振回路に接続される水晶等の圧電素子（１１）が、真空チャンバー（Ｃ）内に収容される。真空チャンバー内の前記圧電素子上に堆積する前記成膜材料による圧電結晶の固有振動数の変化に基づいて、ＰＬＬ回路を構成する周波数計測回路が前記成膜材料の膜厚を測定するように構成される。
摘要翻译：一种PLL电路，包括用于检测第一信号和第二信号之间的相位差的相位比较器（4），用于向作为第一信号的相位比较器提供标准信号的第一振荡电路（1）和DDS ）作为用于相对于相位比较器的输出输出信号的第二振荡电路，其中PLL环路被配置为使得来自第二振荡电路的输出信号作为第二信号输入到相位比较器。此外，来自第二振荡电路的输出信号的一部分被注入到第一振荡电路作为注入锁定信号。在利用PLL电路作为频率测量电路的膜厚测量装置中，连接到第一振荡电路的诸如晶体的压电元件（11）容纳在真空室（C）内。构成PLL电路的频率测量电路被配置为基于由在真空室内的压电元件上沉积的成膜材料引起的压电晶体的固有振荡的数量的变化来测量成膜材料的膜厚度。

10. 发明申请

WO2007064451A1 PHASED ARRAY RADAR SYSTEMS AND SUBASSEMBLIES THEREOF 审中-公开
标题翻译：相位阵列雷达系统及其分类
公开(公告)号：WO2007064451A1
公开(公告)日：2007-06-07
申请号：PCT/US2006/043485
申请日：2006-11-08
申请人： RAYTHEON COMPANY , ADLERSTEIN, Michael, G. , KAPER, Valery, S.
发明人： ADLERSTEIN, Michael, G. , KAPER, Valery, S.
IPC分类号： H03L7/24 , H01Q3/42 , G01S7/03
CPC分类号： H03L7/24 , G01S7/032 , G01S2013/0254 , H01Q3/30 , H01Q3/42
摘要： A phase shifter (92, 17a..., 16n) includes a coupler (34)having a pair of output terminals for providing a pair of signals having a frequency f and having a relative phase shift difference of mp/2 radians, where m is an integer, and a switch (36) is included having a pair of inputs, each one of the pair of inputs being coupled to a corresponding one of output terminals of the coupler (34) . The switch (36) has an output, one of the inputs of the switch being coupled to the output of the switch selectively in accordance with a first control signal (39) fed to the switch. An oscillator (38) is included having a tunable resonant circuit (41) coupled to the output of the switch (36) , the frequency of the resonant circuit (41) being detuned from the nominal resonant frequency to shift the nominal resonant frequency relative to the harmonic of the signal at the output of the switch.
摘要翻译：移相器（92,17a ...，16n）包括具有一对输出端子的耦合器（34），用于提供具有频率f并具有mp / 2弧度的相对相位差的一对信号，其中m 是整数，并且包括具有一对输入的开关（36），所述一对输入中的每一个耦合到耦合器（34）的对应的一个输出端子。开关（36）具有输出，开关的一个输入根据馈送到开关的第一控制信号（39）选择性地耦合到开关的输出端。包括具有耦合到开关（36）的输出的可调谐谐振电路（41）的振荡器（38），谐振电路（41）的频率与标称谐振频率失谐，以使标称谐振频率相对于交换机输出端的信号谐波。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式