专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2022267409A1 光伏发电系统控制方法、装置、功率优化器及存储介质审中-公开
公开(公告)号：WO2022267409A1
公开(公告)日：2022-12-29
申请号：PCT/CN2021/141371
申请日：2021-12-24
申请人：西安领充创享新能源科技有限公司
发明人：卫建荣 , 范杨平 , 付勇 , 吕剑
IPC分类号： H02J3/38 , G05F1/67 , H02S40/30 , G05F3/24 , H02J2300/24 , H02J3/381
摘要：本申请提供一种光伏发电系统控制方法、装置、功率优化器及存储介质，涉及电力电子技术领域。该方法包括：获取功率优化器的输入电流和输入电压；根据输入电压和输入电流，得到实际输入功率；根据实际输入功率以及预先生成的第一映射曲线，得到输出功率；第一映射曲线用于指示功率优化器的输出电压与输出功率的对应关系，第一映射曲线包括：第一电压段线性功率曲线和第二电压段线性功率曲线，第二电压段对应的电压高于第一电压段对应的电压；将输出功率对应的母线电压输出至后级光伏逆变器，以使得后级光伏逆变器根据母线电压，确定目标最大功率。本方案，能够有效平衡功率优化器和光伏逆变器之间的竞争关系，避免出现失配震荡的情况。

2. 发明申请

WO2021192040A1 バイアス回路、並びに、センサ機器及びワイヤレスセンサ機器审中-公开
公开(公告)号：WO2021192040A1
公开(公告)日：2021-09-30
申请号：PCT/JP2020/013038
申请日：2020-03-24
申请人：三菱電機株式会社
发明人：小島　友和
IPC分类号： G05F3/24 , G05F3/26
摘要：カレントミラー回路（１２０）及び電流生成回路（１１０ａ）は、第１ノード（Ｎ１）及び第２ノード（Ｎ２）を介して、電源ノード（Ｎｄ）及び接地ノード（Ｎｇ）の間に直列接続される。カレントミラー回路（１２０）を構成するトランジスタ（ＭＰ１，ＭＰ２）のゲートは、第１スイッチ（Ｓ１）を介して、当該トランジスタのオフ電圧（ＡＶＤＤ）を供給するノード（Ｎｄ）と接続され、かつ、第２スイッチ（Ｓ２）を介して第２ノード（Ｎ２）と接続される。第２ノード（Ｎ２）は、第３スイッチ（Ｓ３）を介して、当該トランジスタのオン電圧（ＡＧＮＤ）を供給するノード（Ｎｇ）と接続される。回路起動前には、第１スイッチ（Ｓ１）及び第３スイッチ（Ｓ３）がオンされる一方で、第２スイッチ（Ｓ２）がオフされる。回路起動後には、第１～第３スイッチ（Ｓ１～Ｓ３）のオンオフが入れ替えられる。

3. 发明申请

WO2021172001A1 定電圧生成回路审中-公开
公开(公告)号：WO2021172001A1
公开(公告)日：2021-09-02
申请号：PCT/JP2021/004749
申请日：2021-02-09
申请人：ローム株式会社
发明人：安坂　信
IPC分类号： G05F3/24 , H01L21/822 , H01L27/04 , H03K19/00 , H03K19/0944
摘要：出力電圧精度の高い定電圧生成回路を提供する。　定電圧生成回路（１）は、ＥＤ型基準電圧源を形成するデプレッション型の第１トランジスタ（Ｍ１）及びエンハンスメント型の第２トランジスタ（Ｍ２）と、前記第１トランジスタ（Ｍ１）のゲートとソースとの間に接続された抵抗（Ｒ１）を有する。例えば、前記第１トランジスタ（Ｍ１）及び前記第２トランジスタ（Ｍ２）は、ＮＭＯＳＦＥＴである。また、例えば、前記第１トランジスタ（Ｍ１）のドレインは、入力電圧（ＶＩＮ）の印加端に接続されており、前記第２トランジスタ（Ｍ２）のソースは、基準電位端に接続されており、前記第１トランジスタ（Ｍ１）及び前記第２トランジスタ（Ｍ２）それぞれのゲート及び前記第２トランジスタ（Ｍ２）のドレインは、定電圧（ＶＲＥＦ）の出力端に接続されている。

4. 发明申请

WO2021029992A1 REVERSE BANDGAP REFERENCE CIRCUIT WITH BULK DIODE, AND SWITCH CAPACITOR TEMPERATURE SENSOR WITH DUTY-CYCLE OUTPUT 审中-公开
公开(公告)号：WO2021029992A1
公开(公告)日：2021-02-18
申请号：PCT/US2020/041429
申请日：2020-07-09
申请人： INTEL CORPORATION
发明人： EBERLEIN, Matthias
IPC分类号： G05F3/24 , G11C5/14 , H01L27/02
摘要： An apparatus is provided which generates a reverse bandgap reference using capacitive bias, which is applied to a single n-well diode. The capacitive bias allows for determining the current density precisely by pure timing control. An apparatus is also described for sensing temperature in which a forward-bias diode voltage can be sampled with a capacitor, and large current ratios are possible (e.g., ratio N greater than 1000). Duty cycle of a digital output of the sensor is used to determine the temperature sensed by the sensor.

5. 发明申请

WO2019191381A1 CIRCUIT WITH WIDE RANGE INPUT COMMON MODE VOLTAGE OPERATION 审中-公开
公开(公告)号：WO2019191381A1
公开(公告)日：2019-10-03
申请号：PCT/US2019/024507
申请日：2019-03-28
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： BAKO, Niko , SEETHARAMAN, Narayanan
IPC分类号： G05F3/02 , G05F3/24
摘要： A circuit (300) includes a first common mode amplifier (310) including a first input (311), a second input (312), and a first output (313). The first common mode amplifier (310) comprises first self-based differential amplifiers. The circuit (300) also includes a second common mode amplifier (315) including a third input (316), a fourth input (317), and a second output (318). The third input (316) is connected to the second input (312), and the fourth input (317) is connected to the first input (311). The second common amplifier (315) comprises second self-based differential amplifiers. The circuit (300) further includes a first gain amplifier (320) including a fifth input (321) and a sixth input (322), and a second gain amplifier (325) including a seventh input (326) and an eighth input (327). The first output (313) is connected to the fifth and eight inputs (321, 327), and the second output (318) is connected to the sixth and seventh inputs (322, 326).

6. 发明申请

WO2019090012A1 HIGH VOLTAGE GATE DRIVER CURRENT SOURCE 审中-公开
公开(公告)号：WO2019090012A1
公开(公告)日：2019-05-09
申请号：PCT/US2018/058832
申请日：2018-11-02
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： MANOHAR, Sujan Kundapur , MILLS, Michael James , VOGT, Justin Patrick
IPC分类号： G05F3/24
摘要： A power supply system (100) for USB Power Delivery includes a current source drive circuit (110) to control a power FET (104) to regulate supply of power along a power path (106, 108). The current source drive circuit (110) includes a cascode current source (120) and a cascode protection circuit (122) formed by a source follower (124) and a feedback voltage divider (126). The source follower (124) can be a transistor with its gate connected to a cascode node between an upper-stage transistor and a lower-stage transistor of the cascode current source (120). A divider node of the voltage divider (126) is connected to the gate of the lower-stage transistor.

7. 发明申请

WO2017201353A1 STABILIZED VOLTAGE AND CURRENT REFERENCE GENERATOR AND CIRCUITS 审中-公开
标题翻译：稳定的电压和电流参考发生器和电路
公开(公告)号：WO2017201353A1
公开(公告)日：2017-11-23
申请号：PCT/US2017/033429
申请日：2017-05-18
申请人： THE REGENTS OF THE UNIVERSITY OF CALIFORNIA
发明人： MERCIER, Patrick , WANG, Hui
IPC分类号： H01L21/8238 , H01L27/07 , H01L27/092 , G05F3/24 , G01K7/01
CPC分类号： G05F3/262 , G01K7/01 , G05F3/24
摘要： An ultra-low-power voltage reference generator in an integrated CMOS circuit includes a regular MOS transistor reference current source connected to a line voltage and a regular MOS transistor resistor between the regular MOS transistor reference current source and ground. A constant with temperature reference voltage VREF is generated from a terminal inter-connecting the regular MOS transistor reference current source and the regular MOS transistor resistor. An ultra-low-power current reference generator receives a reference voltage and generated ultra-low level current from the reference voltage with a temperature compensated gate-leakage array.
摘要翻译：集成CMOS电路中的超低功率电压参考发生器包括连接到线电压的常规MOS晶体管参考电流源和常规MOS晶体管参考电流源与常规MOS晶体管之间的常规MOS晶体管电阻器，地面。具有温度参考电压VREF的常数从互连常规MOS晶体管参考电流源和常规MOS晶体管电阻器的端子产生。超低功耗电流参考发生器接收参考电压，并通过温度补偿栅极泄漏阵列从参考电压产生超低电平电流。

8. 发明申请

WO2016136114A1 基準電圧生成回路および半導体装置审中-公开
标题翻译：参考电压发生电路和半导体器件
公开(公告)号：WO2016136114A1
公开(公告)日：2016-09-01
申请号：PCT/JP2015/086129
申请日：2015-12-24
申请人：富士電機株式会社
发明人：張　艶争
IPC分类号： G05F3/24 , H02M3/07 , H03F3/70 , H03K19/0185
CPC分类号： H02M3/07 , G05F3/24 , H02M1/08 , H03K17/063 , H03K19/017509 , H03K2217/0081
摘要：　内部グランドの電位変動を低減し、回路の誤動作の防止を図る。　基準電圧生成回路（１）は、分圧回路（１ａ）、トランジスタ（Ｍ１）およびコンデンサ（Ｃ１）を備える。分圧回路（１ａ）は、電源電圧（ＶＣＣ）を所定レベルに分圧して所定電圧（Ｖａ）を生成する。トランジスタ（Ｍ１）は、所定電圧（Ｖａ）がゲートに印加され、所定電圧（Ｖａ）と、自己の閾値電圧（Ｖｔｈ）とを加算した電圧を、基準電圧（Ｖｒｅｆ）としてドレインから出力する。コンデンサ（Ｃ１）は、トランジスタ（Ｍ１）のゲートとソースとをバイパスする。また、コンデンサ（Ｃ１）の一端は、トランジスタ（Ｍ１）のゲートに接続し、コンデンサ（Ｃ１）の他端は、トランジスタ（Ｍ１）のソースおよびグランドに接続する。さらに、トランジスタ（Ｍ１）のドレインには、電荷を出力する電荷出力源（２ａ）が接続される。
摘要翻译：本发明的目的是减少内部地电位波动，从而防止电路故障。提供了一种参考电压发生电路（1），包括分压器电路（1a），晶体管（M1）和电容器（C1）。分压器电路（1a）将电源电压（VCC）分为规定电平，并产生规定电压（Va）。规定的电压（Va）被赋予晶体管（M1）的栅极。所述晶体管（M1）从漏极输出作为晶体管（M1）的规定电压（Va）和阈值电压（Vth）之和的电压作为来自漏极的基准电压（Vref）。电容器（C1）绕过晶体管（M1）的栅极和源极。电容器（C1）的一端连接到晶体管（M1）的栅极，电容器（C1）的另一端连接到晶体管（M1）的源极和地。输出电荷的电荷输出源（2a）连接到晶体管（M1）的漏极。

9. 发明申请

WO2013125163A1 基準電圧源回路审中-公开
标题翻译：参考电压源电路
公开(公告)号：WO2013125163A1
公开(公告)日：2013-08-29
申请号：PCT/JP2013/000600
申请日：2013-02-04
申请人：パナソニック株式会社
发明人：高橋　桂太
IPC分类号： H01L21/822 , G05F3/24 , H01L27/04 , H03F1/30
CPC分类号： G05F3/16 , G05F3/24 , G05F3/242 , H01L27/092 , H03K17/687
摘要：　基準電圧発生回路は、電流源２１と接地との間に直列に接続された第１トランジスタ２２と第２トランジスタ２３とを備えている。第１トランジスタ２２および第２トランジスタ２３のゲート絶縁膜は膜厚が等しい同一膜種からなる。第１トランジスタ２２および第２トランジスタのゲート電極は含まれる不純物が、互いに異なる導電型であるか、または同一導電型で且つ含まれる濃度が互いに異なる。第１トランジスタ２２はゲート幅が、第２トランジスタ２３よりも広く、基準電圧を外部に出力する際には、第１トランジスタ２２および第２トランジスタ２３は、サブスレッショルド領域で動作する。
摘要翻译：在本发明中，参考电压产生电路具有串联连接在电流源（21）和地之间的第一晶体管（22）和第二晶体管（23）。第一晶体管（22）和第二晶体管（23）的栅极绝缘膜由具有相同膜厚度的相同种类的膜形成。包含在第一晶体管（22）的栅电极中的杂质和包含在第二晶体管的栅电极中的杂质的导电类型彼此不同，或者具有相同的导电类型并且以彼此不同的浓度包含。第一晶体管（22）的栅极宽度大于第二晶体管（23）的栅极宽度，并且在向外部输出基准电压时，第一晶体管（22）和第二晶体管（23）以次阈值区域。

10. 发明申请

WO2013106095A1 LINEAR SYNCHRONOUS RECTIFIER DRIVE CIRCUIT 审中-公开
标题翻译：线性同步整流器驱动电路
公开(公告)号：WO2013106095A1
公开(公告)日：2013-07-18
申请号：PCT/US2012/055143
申请日：2012-09-13
申请人： MURATA MANUFACTURING CO., LTD. , SORGE, Jeff
发明人： SORGE, Jeff
IPC分类号： G05F1/66 , G05F3/24 , G05F3/20
CPC分类号： H02M1/083 , H02M3/33592 , Y02B70/1433 , Y02B70/1475
摘要： A drive circuit arranged to drive a synchronous rectifier of a power converter includes a differential amplifier stage connected to the synchronous rectifier and arranged to supply a drive signal to the synchronous rectifier to turn the synchronous rectifier on and off and a high voltage blocking stage connected between the synchronous rectifier and the differential amplifier stage. The differential amplifier stage is arranged such that a voltage level of the drive signal depends on a load of the power converter.
摘要翻译：布置成驱动功率转换器的同步整流器的驱动电路包括：差分放大器级，连接到同步整流器并且被布置成向同步整流器提供驱动信号以使同步整流器接通和关断;以及高压阻塞级连接在同步整流器和差分放大器级。差分放大器级布置成使得驱动信号的电压电平取决于功率转换器的负载。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式