专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017087952A2 BANDGAP REFERENCE CIRCUIT WITH CURVATURE COMPENSATION 审中-公开
标题翻译：具有曲率补偿的带宽参考电路
公开(公告)号：WO2017087952A2
公开(公告)日：2017-05-26
申请号：PCT/US2016/063107
申请日：2016-11-21
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS DEUTSCHLAND GMBH , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： ARNOLD, Matthias , QAIYUM, Asif
CPC分类号： G05F3/16 , G05F3/26
摘要： In described examples of a bandgap reference circuit (20) with curvature compensation, the circuit (20) includes a first current mirror (25) that mirrors a current (I c ) conducted by a bandgap reference (VBG). A difference between gate-to- source voltages in two legs provides a first mirrored current (I x ) with non-linear temperature stability. The first mirrored current (I x ) is mirrored by a second current mirror (35) in which mirror transistors (34a, 34b) have differing gate-to-source voltages, with current from the second current mirror (35) coupled to the bandgap reference (VBG) to compensate for curvature in a CTAT current over temperature.
摘要翻译：在具有曲率补偿的带隙参考电路（20）的所描述的示例中，电路（20）包括第一电流镜（25），该第一电流镜反映电流（I c））由带隙参考（VBG）进行。两个支路中的栅极到源极电压之间的差异提供了具有非线性温度稳定性的第一镜像电流（I ）。第一镜像电流（Ix）由第二电流镜（35）镜像，其中镜像晶体管（34a，34b）具有不同的栅极至源极电压，其中来自第二电流镜（35）耦合到带隙基准（VBG）以补偿CTAT电流在整个温度范围内的曲率。

2. 发明申请

WO2013054754A1 定電流回路の出力設定装置审中-公开
标题翻译：恒流电路的输出设定装置
公开(公告)号：WO2013054754A1
公开(公告)日：2013-04-18
申请号：PCT/JP2012/075944
申请日：2012-10-05
申请人：矢崎総業株式会社 , 森本充晃 , 大石英一郎
发明人：森本　充晃 , 大石　英一郎
IPC分类号： G05F3/26
CPC分类号： G05F3/16 , G05F3/262
摘要：定電流回路の出力設定装置は、基準電流発生回路（１１）と第１～第４のカレントミラー回路群（２１～２４）を備えている。基準電流発生回路は基準電流（Ｉref）を流す。各カレントミラー回路群は、基準電流に比例した電流を流す少なくとも１つのカレントミラー回路を有する。複数のカレントミラー回路群のうちの１つのカレントミラー回路群、又は互いに並列接続された２つ以上のカレントミラー回路群を負荷に接続して、負荷に供給する電流を設定する。
摘要翻译：恒流电路的输出设定装置包括基准电流产生电路（11）和第一至第四电流镜电路组（21-24）。参考电流产生电路通过参考电流（Iref）。电流镜电路组具有至少一个电流镜像电路，其引导与参考电流成比例的电流。多个电流镜电路组中的一个电流镜电路组或并联连接的两个或更多个电流镜电路组连接到负载，并且设置提供给负载的电流。

3. 发明申请

WO2011162963A2 DISTRIBUTED POWER DELIVERY SCHEME FOR ON-DIE VOLTAGE SCALING 审中-公开
标题翻译：用于电源电压调节的分布式电源传输方案
公开(公告)号：WO2011162963A2
公开(公告)日：2011-12-29
申请号：PCT/US2011/039704
申请日：2011-06-09
申请人： INTEL CORPORATION , TRIVEDI, Malay , KIM, Tong H.
发明人： TRIVEDI, Malay , KIM, Tong H.
IPC分类号： G05F1/565 , G05F1/575
CPC分类号： G05F3/16 , G06F1/26 , G06F1/3203 , G06F1/3234 , G06F1/324 , G06F1/3287 , G06F1/3296 , H02J1/00 , Y02D10/126 , Y02D10/171 , Y02D10/172 , Y10T307/406 , Y10T307/944
摘要： A high-speed low dropout (HS-LDO) voltage regulation circuit suitable to enable a power gate unit to produce a variable voltage signal based on the load of a processor is disclosed herein. In various embodiments, selection logic may dynamically enable or disable the HS-LDO circuit to allow the power gate unit to operate under a fully-on or fully-off mode. Other embodiments may be disclosed or claimed.
摘要翻译：这里公开了适合于使功率门单元基于处理器的负载产生可变电压信号的高速低压差（HS-LDO）电压调节电路。在各种实施例中，选择逻辑可以动态地使能或禁用HS-LDO电路以允许功率门单元在完全启动或完全关闭模式下工作。可以公开或要求保护其他实施例。

4. 发明申请

WO2014200027A1 電圧発生回路审中-公开
标题翻译：电压发生电路
公开(公告)号：WO2014200027A1
公开(公告)日：2014-12-18
申请号：PCT/JP2014/065492
申请日：2014-06-11
申请人：シャープ株式会社
发明人：石丸　昌晃
IPC分类号： G05F1/613 , G05F3/22
CPC分类号： G05F3/16 , G05F3/227 , H03F1/30 , H03F3/189
摘要：　電圧発生回路であって、電源端子１０４が抵抗１０６、１０７によって電圧出力端子１０５に接続されている。ベースとコレクタが抵抗１０２で接続され、エミッタが接地されたトランジスタ１０３と、ベースとコレクタが抵抗１０８で接続され、ベースが電圧出力端子１０５に接続され、エミッタがトランジスタ１０３のコレクタに接続されたトランジスタ１０９と、ベースとコレクタが抵抗１１０で接続され、ベースが抵抗１１２、１１３によって電源端子１１７に接続され、エミッタはトランジスタ１０３のベースに接続されているトランジスタ１１１とを備えている。
摘要翻译：提供一种电压产生电路，其中电源端子（104）通过电阻（106,107）连接到电压输出端子（105）。本发明提供：晶体管（103），其中发射极接地，并且基极和集电极通过电阻（102）连接; 其中发射极连接到晶体管（103）的集电极并且基极和集电极通过电阻器（108）连接的晶体管（109），所述基极连接到电压输出端子（105）; 以及其中发射极连接到晶体管（103）的基极并且基极和集电极通过电阻器（110）连接的晶体管（111），所述基极通过电阻器（110）连接到电源端子（117） 112,113）。

5. 发明申请

WO2013116749A3 ULTRA-LOW NOISE VOLTAGE REFERENCE CIRCUIT 审中-公开
标题翻译：超低噪声电压参考电路
公开(公告)号：WO2013116749A3
公开(公告)日：2014-05-08
申请号：PCT/US2013024472
申请日：2013-02-01
申请人： ANALOG DEVICES INC
发明人： KALB ARTHUR J , SHAFRAN JOHN SAWA
IPC分类号： G05F3/20 , G05F3/16 , G05F3/30
CPC分类号： G05F3/16 , G05F3/20 , G05F3/30
摘要： A voltage reference circuit comprises a plurality of &Dgr;VBE cells, each comprising four bipolar junction transistors (BJTs) connected in a cross-quad configuration and arranged to generate a &Dgr;VBE voltage. The plurality of &Dgr;VBE cells are stacked such that their &Dgr;VBE voltages are summed. A last stage is coupled to the summed &Dgr;VBE voltages and arranged to generate one or more VBE voltages which are summed with the &Dgr;VBE voltages to provide a reference voltage. This arrangement serves to cancel out first-order noise and mismatch associated with the two current sources present in each &Dgr;VBE cell, such that the voltage reference circuit provides ultra-low 1/f noise in the bandgap voltage output.
摘要翻译：一个电压参考电路包括多个＆Dgr; VBE单元，每个单元包括四个双极结型晶体管（BJT），它们以交叉 - 四边形配置连接并被布置成产生＆Dgr; VBE电压。堆叠多个＆Dgr; VBE单元，使得它们的＆Dgr; VBE电压相加。最后阶段耦合到总和的Dgr; VBE电压，并被布置成产生一个或多个VBE电压，其与Dgr; VBE电压相加以提供参考电压。这种布置用于消除与每个＆Dgr; VBE单元中存在的两个电流源相关联的一阶噪声和失配，使得该参考电压在带隙电压输出中提供超低的1 / f噪声。

6. 发明申请

WO2013116749A2 ULTRA-LOW NOISE VOLTAGE REFERENCE CIRCUIT 审中-公开
标题翻译：超低噪声电压参考电路
公开(公告)号：WO2013116749A2
公开(公告)日：2013-08-08
申请号：PCT/US2013/024472
申请日：2013-02-01
申请人： ANALOG DEVICES, INC.
发明人： KALB, Arthur, J. , SHAFRAN, John, Sawa
IPC分类号： G05F3/30
CPC分类号： G05F3/16 , G05F3/20 , G05F3/30
摘要： A voltage reference circuit comprises a plurality of ΔV BE cells, each comprising four bipolar junction transistors (BJTs) connected in a cross-quad configuration and arranged to generate a ΔV BE voltage. The plurality of ΔV BE cells are stacked such that their ΔV BE voltages are summed. A last stage is coupled to the summed ΔV BE voltages and arranged to generate one or more V BE voltages which are summed with the ΔV BE voltages to provide a reference voltage. This arrangement serves to cancel out first-order noise and mismatch associated with the two current sources present in each ΔV BE cell, such that the voltage reference circuit provides ultra-low 1/f noise in the bandgap voltage output.
摘要翻译：一个电压参考电路包括多个DeltaVBE电池，每个都包括四个双极结型晶体管（BJT），它们以十字交叉配置连接并且被布置成产生一个ΔVV电压。多个DeltaVBE单元被堆叠，使得它们的DeltaVBE电压相加。最后一级耦合到总和的ΔVVV电压并被布置成产生一个或多个VBE电压，它们与DeltaVBE电压相加以提供参考电压。这种布置用于抵消与每个DeltaVBE单元中存在的两个电流源相关联的一阶噪声和失配，使得电压参考电路在带隙电压输出中提供超低的1 / f噪声。

7. 发明申请

WO2013017567A1 REFERENCE CIRCUIT ARRANGEMENT AND METHOD FOR GENERATING A REFERENCE VOLTAGE 审中-公开
标题翻译：参考电路布置和产生参考电压的方法
公开(公告)号：WO2013017567A1
公开(公告)日：2013-02-07
申请号：PCT/EP2012/064884
申请日：2012-07-30
申请人： AMS AG , PAGLINO, Lorenzo , VERRI, Simone
发明人： PAGLINO, Lorenzo , VERRI, Simone
IPC分类号： G05F3/26 , G05F3/30
CPC分类号： G05F3/262 , G05F3/16 , G05F3/20 , G05F3/26 , G05F3/30
摘要： Reference circuit arrangement according to this invention comprises a branched current path (BE) connecting a first and second terminal (T+, T-) via an intermediate terminal (TN). The intermediate terminal (TN) is connected to a reference terminal (GND). A current path (PTAT) is coupled between the first and second terminal (T+, T-) via the reference terminal (GND). A feedback loop (FB) is connected to the first and second terminal (T+, T-) and designed to control, at the first and second terminal (T+, T-), a virtual ground potential. A reference path (REF) is connected to the feedback loop (FB) having a reference input for receiving from the feedback loop a reference current (Iref) and reference output (Vref) to provide a reference voltage.
摘要翻译：根据本发明的参考电路装置包括经由中间端子（TN）连接第一和第二端子（T +，T）的分支电流路径（BE）。中间端子（TN）连接到参考端子（GND）。电流路径（PTAT）通过参考端（GND）耦合在第一和第二端（T +，T-）之间。反馈回路（FB）连接到第一和第二端子（T +，T），并被设计成在第一和第二端子（T +，T）处控制虚拟接地电位。参考路径（REF）连接到具有用于从反馈回路接收参考电流（Iref）和参考输出（Vref）的参考输入的反馈回路（FB），以提供参考电压。

8. 发明申请

WO2012174497A1 A DIRECT COUPLED BIASING CIRCUIT FOR HIGH FREQUENCY APPLICATIONS 审中-公开
标题翻译：用于高频应用的直接耦合偏置电路
公开(公告)号：WO2012174497A1
公开(公告)日：2012-12-20
申请号：PCT/US2012/042837
申请日：2012-06-16
申请人： TENSORCOM INC. , THAM, KhongMeng , SOE, Zaw
发明人： THAM, KhongMeng , SOE, Zaw
IPC分类号： H04B7/00
CPC分类号： H03K3/012 , G05F3/16 , H01Q1/50 , H03K17/56 , H04B5/0075
摘要： This invention eliminates the need for "capacitor coupling" or "transformer coupling," and the associated undesirable parasitic capacitance and inductance associated with these coupling techniques when designing high frequency (~60GHz) circuits. At this frequency, the distance between two adjacent stages needs to be minimized. A resonant circuit in series with the power or ground leads is used to isolate a biasing signal from a high frequency signal. The introduction of this resonant circuit allows a first stage to be "directly coupled" to a next stage using a metallic trace. The "direct coupling" technique passes both the high frequency signal and the biasing voltage to the next stage. The "direct coupling" approach overcomes the large die area usage when compared to either the "AC coupling" or "transformer coupling" approach since neither capacitors nor transformers are required to transfer the high frequency signals between stages.
摘要翻译：当设计高频（〜60GHz）电路时，本发明消除了对“电容器耦合”或“变压器耦合”的需要以及与这些耦合技术相关联的不期望的寄生电容和电感。在这个频率下，两个相邻阶段之间的距离需要最小化。与电源或接地引线串联的谐振电路用于将偏置信号与高频信号隔离开来。该谐振电路的引入允许使用金属迹线将第一级“直接耦合”到下一级。 “直接耦合”技术将高频信号和偏置电压都通过下一级。与“AC耦合”或“变压器耦合”方法相比，“直接耦合”方法克服了大的管芯面积使用，因为既不需要电容器也不需要变压器来在级之间传输高频信号。

9. 发明申请

WO2012029874A1 信号処理回路、インバータ回路、バッファ回路、ドライバ回路、レベルシフタ、表示装置审中-公开
标题翻译：信号处理电路，逆变器电路，缓冲电路，驱动电路，电平变换器和显示装置
公开(公告)号：WO2012029874A1
公开(公告)日：2012-03-08
申请号：PCT/JP2011/069824
申请日：2011-08-31
申请人：シャープ株式会社 , 村上祐一郎 , 佐々木寧 , 山本悦雄
发明人：村上　祐一郎 , 佐々木　寧 , 山本　悦雄
IPC分类号： H03K19/0175 , H03K19/094
CPC分类号： G05F3/16 , G09G3/3674 , G09G2310/0286 , G09G2310/0291 , H04L25/0272
摘要：　本信号処理回路は、第１および第２入力端子と、出力端子と、上記ブートストラップ容量を含み、第２入力端子および出力端子に接続される第１出力部と、上記第１入力端子並びに第１電源および出力端子に接続される第２出力部と、上記第１入力端子に接続され、上記ブートストラップ容量の電荷を制御する電荷制御部と、一端が出力端子に接続されるとともに他端が第２電源に接続される抵抗とを備える。これにより、ブートストラップ効果が切れた後も出力電位を維持することができる。
摘要翻译：所公开的信号处理电路设有：第一和第二输入端; 输出端子; 第一输出单元，包括自举电容器并连接到第二输入端子和输出端子; 连接到上述第一输入端子的第二输出单元，第一电源和输出端子; 负载控制单元，连接到上述第一输入端子，并控制上述自举电容器的负载; 以及一端连接到输出端并且在另一端连接到第二电源的电阻。通过这种方式，即使引导效应到期后，输出电位也可以保持。

10. 发明申请

WO2017093911A1 LOW-POWER PULSED BANDGAP REFERENCE 审中-公开
标题翻译：低功率脉冲带参考
公开(公告)号：WO2017093911A1
公开(公告)日：2017-06-08
申请号：PCT/IB2016/057219
申请日：2016-11-30
申请人： MARVELL WORLD TRADE LTD.
发明人： BARBELENET, Cedric
IPC分类号： G05F3/16 , G05F3/20 , G05F3/30
CPC分类号： G05F1/468 , G05F3/08 , G05F3/16 , G05F3/30
摘要： An electronic circuit (20, 24) includes a bandgap circuit (48), a capacitor (52), a switch (56) and a control circuit (60). The bandgap circuit is configured to generate a predefined reference voltage. The capacitor is coupled to an output port of the electronic circuit on which an output voltage is to be provided. The switch is connected between the bandgap circuit and the capacitor. The control circuit is configured to control the bandgap circuit and the switch so as to alternate between: first time intervals, during which the bandgap circuit is enabled and connected to the capacitor, the capacitor is charged using the reference voltage generated by the bandgap circuit, and the reference voltage is provided as the output voltage on the output port; and second time intervals, during which the bandgap circuit is disabled and disconnected from the capacitor, and the output voltage on the output port is supplied from the capacitor.
摘要翻译：电子电路20,24包括带隙电路48，电容器52，开关56和控制电路60。带隙电路被配置为生成预定义的参考电压。电容器被耦合到其上将提供输出电压的电子电路的输出端口。开关连接在带隙电路和电容器之间。控制电路被配置为控制带隙电路和开关以便在其间带隙电路被使能并连接到电容器的第一时间间隔之间交替使用由带隙电路生成的参考电压对电容器充电，并提供参考电压作为输出端口上的输出电压; 以及第二时间间隔，在此期间禁带并断开带隙电路，并且输出端口上的输出电压由电容器提供。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式