专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2016109988A1 一种CMOS片上直流负电压产生电路审中-公开
公开(公告)号：WO2016109988A1
公开(公告)日：2016-07-14
申请号：PCT/CN2015/070982
申请日：2015-01-19
申请人：中国电子科技集团公司第二十四研究所
发明人：胡蓉彬 , 王永禄 , 胡刚毅 , 陈光炳 , 王育新 , 付东兵 , 张正平 , 朱璨
IPC分类号： H03M1/54
CPC分类号： H03M1/54
摘要：一种CMOS片上直流负电压产生电路，包括充电单元（1）、时钟单元（2）、电荷泵单元（3）、输出单元（4）和电荷存储单元（5）；所述充电单元（1）用于向所述电荷泵单元（3）充电，所述时钟单元（2）用于向所述电荷泵单元（3）提供所需时钟信号，所述电荷泵单元（3）用于产生幅度大小等于正电源电压的负脉冲电压，所述输出单元（4）用于把所述电荷泵单元（3）产生的负脉冲电压转换成直流负电压，该直流负电压的大小等于正电源电压，所述电荷存储单元（5）用于存储被所述电荷泵单元（3）带到负电位的电荷，同时使所述输出单元（4）输出的直流负电压在CMOS芯片工作过程中保持稳定。很好地解决了在CMOS芯片单一直流正电源供电的情况下，在芯片内部产生直流负电压的问题。

2. 发明申请

WO2016029858A1 HYBRID ANALOG-TO-DIGITAL CONVERTER USING DIGITAL SLOPE ANALOG-TO-DIGITAL CONVERTER AND RELATED HYBRID ANALOG-TO-DIGITAL CONVERSION METHOD THEREOF 审中-公开
标题翻译：使用数字斜率模拟数字转换器的混合模拟数字转换器及其相关混合模拟数字转换方法
公开(公告)号：WO2016029858A1
公开(公告)日：2016-03-03
申请号：PCT/CN2015/088249
申请日：2015-08-27
申请人： MEDIATEK INC.
发明人： LIU, Chun-Cheng
IPC分类号： H03M1/38 , H03M1/56
CPC分类号： H03M1/38 , H03M1/145 , H03M1/468 , H03M1/54
摘要： A hybrid analog-to-digital converter (ADC) includes a plurality of analog-to-digital conversion circuits and a combining circuit. The analog-to-digital conversion circuits generate a plurality of partial digital outputs for a same analog input, respectively, wherein the analog-to-digital conversion circuits include a digital slope ADC used to perform signal quantization in a time domain. The combining circuit combines the partial digital outputs generated from the analog-to-digital conversion circuits to generate a final digital output of the analog input.
摘要翻译：混合模数转换器（ADC）包括多个模数转换电路和组合电路。模数转换电路分别产生用于相同模拟输入的多个部分数字输出，其中模数转换电路包括用于在时域中执行信号量化的数字斜率ADC。组合电路组合从模数转换电路产生的部分数字输出以产生模拟输入的最终数字输出。

3. 发明申请

WO2012162236A2 METHOD AND APPARATUS FOR PERFORMING DATA CONVERSION WITH NON-UNIFORM QUANTIZATION 审中-公开
标题翻译：用非均匀量化来进行数据转换的方法和装置
公开(公告)号：WO2012162236A2
公开(公告)日：2012-11-29
申请号：PCT/US2012/038829
申请日：2012-05-21
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED , REDFERN, Arthur, J. , SATARZADEH, Patrick
发明人： REDFERN, Arthur, J. , SATARZADEH, Patrick
IPC分类号： H03M1/12 , H03M1/66
CPC分类号： H03M1/18 , H03M1/54
摘要： An analog-to-digital converter (ADC 200-A) functions as an integrating ADC. Sample-and-hold (S/H) circuit (202) samples input signal x(t) with clock signal (SCLK). A digital-to-analog converter (DAC 212) applies a current set by control signal (DCNTL) to change voltage at the output node of the S/H circuit from the sample voltage. Comparator (204) compares this voltage to a reference voltage (REF) and outputs a pulse (part of output signal COUT) to controller (206) when the reference voltage is reached. As the voltage is changed from the sample voltage, counter (208) increments a count value to measure the time. Output circuit (210) generates a digital output signal (y[n]) from the time interval and applied current from DAC (212).
摘要翻译：模数转换器（ADC 200-A）用作积分ADC。采样保持（S / H）电路（202）用时钟信号（SCLK）采样输入信号x（t）。数模转换器（DAC 212）施加由控制信号（DCNTL）设定的电流，以从采样电压改变S / H电路的输出节点处的电压。当达到参考电压时，比较器（204）将该电压与参考电压（REF）进行比较，并将一个脉冲（输出信号COUT的一部分）输出到控制器（206）。当电压从采样电压变化时，计数器（208）增加计数值以测量时间。输出电路（210）根据来自DAC（212）的时间间隔和施加电流产生数字输出信号（y [n]）。

4. 发明申请

WO2004013971A1 ASYNCHRONOUS SERIAL ANALOG-TO-DIGITAL CONVERTER METHODOLOGY HAVING DYNAMIC ADJUSTMENT OF THE BANDWITH 审中-公开
标题翻译：具有BANDWITH动态调整功能的异步串行模拟数字转换器方法
公开(公告)号：WO2004013971A1
公开(公告)日：2004-02-12
申请号：PCT/EP2003/008642
申请日：2003-07-31
申请人： AUGUSTO, Carlos, J., R., P. , DINIZ, Pedro, N., C.
发明人： AUGUSTO, Carlos, J., R., P. , DINIZ, Pedro, N., C.
IPC分类号： H03M1/54
CPC分类号： H03M1/125 , H03M1/54 , H03M1/60
摘要： A new methodology is disclosed to convert analog electric signals into digital data. The method provides a serial scheme without pre-definition of the number of bits (dynamic range). It allows digital processing of the input signal without sampling and holding of the input signal. Processing of the input signal is clock-less and asynchronously dependent on the time-evolution of the input signal itself. Thereby, a programmable, dynamic adjustment of bandwidth (product of dynamic range and speed of conversion) of the analog-to-digital conversion process can be achieved depending on the characteristics of the input signal. Dynamic adjustment of the bandwidth is accomplished by digitally controlling a "threshold" value at the input capacitor of the comparator, which when met by the input signal, triggers a transition at the output of the comparator.
摘要翻译：公开了一种将模拟电信号转换为数字数据的新方法。该方法提供了串行方案，而不预先定义位数（动态范围）。它允许对输入信号进行数字处理，而无需采样和保持输入信号。输入信号的处理是无时钟的，并且异步地取决于输入信号本身的时间演化。因此，可以根据输入信号的特性来实现模数转换处理的可编程动态调整带宽（产品的动态范围和转换速度）。带宽的动态调整是通过数字控制比较器的输入电容器上的“阈值”来实现的，当输入信号满足时，它将触发比较器输出端的转换。

5. 发明申请

WO2016206123A1 一种CMOS主从式采样保持电路审中-公开
公开(公告)号：WO2016206123A1
公开(公告)日：2016-12-29
申请号：PCT/CN2015/082601
申请日：2015-06-29
申请人：中国电子科技集团公司第二十四研究所
发明人：胡蓉彬 , 胡刚毅 , 蒋和全 , 王永禄 , 张正平 , 付东兵 , 王健安 , 王育新 , 周述涛
IPC分类号： H03M1/54
CPC分类号： H03M1/54
摘要：一种CMOS主从式采样保持电路，包括输入缓冲放大器（1），接收和缓冲外部输入的模拟信号，并驱动主采样保持电路（2）；主采样保持电路（2），采样保持输入缓冲放大器（1）的输出信号，并输出第一采样信号；级间缓冲放大器（3），接收和缓冲第一采样信号，并驱动从采样保持电路（4）；从采样保持电路（4），采样保持级间缓冲放大器（3）的输出信号，并输出第二采样信号；时钟电路（5），接收外部时钟信号，产生一对非交叠的第一内部时钟信号和第二内部时钟信号，第一内部时钟信号用于给主采样保持电路（2）提供时钟信号，第二内部时钟信号用于给从采样保持电路（4）提供时钟信号。非交叠的第一和第二内部时钟信号分别给主从保持采样电路（2,4）提供时钟信号，能够在整个时钟周期内保持信号不变。

6. 发明申请

WO2016065828A1 一种数据采样方法及装置审中-公开
公开(公告)号：WO2016065828A1
公开(公告)日：2016-05-06
申请号：PCT/CN2015/075064
申请日：2015-03-25
申请人：中兴通讯股份有限公司
发明人：李建国 , 乐庆 , 刁兆奎
IPC分类号： H03M1/54
CPC分类号： H03M1/54
摘要：本发明提供了一种数据采样方法及装置，该方法包括:对待采样数据进行采样，获取采样数据；对采样数据进行光转换处理生成光数据，传输光数据，对光数据进行光转换逆处理得到采样数据；处理采样数据。通过本发明的实施，将采样信号装换为光信号传输，实现了采样信号的光纤隔离，由于光信号基本不会衰减且具备更高的抗扰性，满足了传输距离远、干扰低且实现简单的要求。

7. 发明申请

WO2017038262A1 Ａ／Ｄ変換器审中-公开
标题翻译： A / D转换器
公开(公告)号：WO2017038262A1
公开(公告)日：2017-03-09
申请号：PCT/JP2016/070760
申请日：2016-07-14
申请人：株式会社デンソー
发明人：根塚　智裕
IPC分类号： H03M1/54
CPC分类号： H03M1/54
摘要：Ａ／Ｄ変換器は、第１入力端子と出力端子を備えるオペアンプ（１１）と積分容量（Ｃ１）とを有する積分器（１０）と、オペアンプの出力信号を量子化した量子化結果を出力する量子化器（２０）と、第１入力端子に接続され、ＤＡＣ電圧を決定するＤＡＣ（３０）と、を備える。積分器は、積分容量とオペアンプの出力端子との間にフィードバックスイッチ（Ｓ３）を有する。入力信号としてのアナログ信号は、積分容量とフィードバックスイッチとの間に入力される。積分容量は、アナログ信号をサンプリングする。量子化器がオペアンプの出力に基づいて量子化を行う。ＤＡＣが積分容量に蓄積された電荷を順次減算することによりアナログ信号をデジタル値に変換する。
摘要翻译： A / D转换器具有：积分器（10），包括设置有第一输入端和输出端的运算放大器（11）和积分电容（C1）; 输出通过对来自运算放大器的输出信号进行量化而得到的量化结果的量化器（20）以及连接到第一输入端并确定DAC电压的DAC（30）。积分器在积分电容和运算放大器的输出端之间具有反馈开关（S3）。在积分电容和反馈开关之间输入作为输入信号的模拟信号。积分电容对模拟信号进行采样。量化器基于运算放大器的输出执行量化。 DAC顺序地减去积分电容中累积的电荷，从而将模拟信号转换为数字值。

8. 发明申请

WO2012162236A3 METHOD AND APPARATUS FOR PERFORMING DATA CONVERSION WITH NON-UNIFORM QUANTIZATION 审中-公开
标题翻译：用非均匀量化来进行数据转换的方法和装置
公开(公告)号：WO2012162236A3
公开(公告)日：2013-01-17
申请号：PCT/US2012038829
申请日：2012-05-21
申请人： TEXAS INSTRUMENTS INC , TEXAS INSTRUMENTS JAPAN , REDFERN ARTHUR J , SATARZADEH PATRICK
发明人： REDFERN ARTHUR J , SATARZADEH PATRICK
IPC分类号： H03M1/12 , H03M1/66
CPC分类号： H03M1/18 , H03M1/54
摘要： An analog-to-digital converter (ADC 200-A) functions as an integrating ADC. Sample-and-hold (S/H) circuit (202) samples input signal x(t) with clock signal (SCLK). A digital-to-analog converter (DAC 212) applies a current set by control signal (DCNTL) to change voltage at the output node of the S/H circuit from the sample voltage. Comparator (204) compares this voltage to a reference voltage (REF) and outputs a pulse (part of output signal COUT) to controller (206) when the reference voltage is reached. As the voltage is changed from the sample voltage, counter (208) increments a count value to measure the time. Output circuit (210) generates a digital output signal (y[n]) from the time interval and applied current from DAC (212).
摘要翻译：模数转换器（ADC 200-A）用作积分ADC。采样保持（S / H）电路（202）用时钟信号（SCLK）采样输入信号x（t）。数模转换器（DAC 212）施加由控制信号（DCNTL）设定的电流，以从采样电压改变S / H电路的输出节点处的电压。当达到参考电压时，比较器（204）将该电压与参考电压（REF）进行比较，并将一个脉冲（输出信号COUT的一部分）输出到控制器（206）。当电压从采样电压变化时，计数器（208）增加计数值以测量时间。输出电路（210）根据来自DAC（212）的时间间隔和施加电流产生数字输出信号（y [n]）。

9. 发明申请

WO2012106079A1 ADVANCED CONVERTERS FOR MEMORY CELL SENSING AND METHODS 审中-公开
标题翻译：用于记忆细胞感测的高级转换器和方法
公开(公告)号：WO2012106079A1
公开(公告)日：2012-08-09
申请号：PCT/US2012/020943
申请日：2012-01-11
申请人： MICRON TECHNOLOGY INC , KOUDELE, Larry J. , EISENHUTH, Robert B.
发明人： KOUDELE, Larry J. , EISENHUTH, Robert B.
IPC分类号： G11C7/22 , G11C7/10 , G11C29/42
CPC分类号： H04L7/0331 , G04F10/005 , G06F11/0793 , G11C11/4076 , G11C11/5642 , G11C29/02 , G11C29/12015 , G11C2211/5644 , H03M1/207 , H03M1/54
摘要： A counter configuration operates in cooperation with a delay configuration such that the counter configuration counts an input interval based on a given clock speed and a given clock interval while the delay configuration provides an enhanced data output that is greater than what would otherwise be provided by the given clock speed. The counter configuration counts responsive to a selected edge in the clock interval. An apparatus in the form of a correction arrangement and an associated method are configured to monitor at least the delay configuration output for detecting a particular time relationship between an endpoint of the input interval and a nearest occurrence of the selected clock edge in the given clock signal that is indicative of at least a potential error in the enhanced data output and determining if the potential error is an actual error for subsequent use in correcting the enhanced data output.
摘要翻译：计数器配置与延迟配置协同工作，使得计数器配置基于给定的时钟速度和给定的时钟间隔对输入间隔进行计数，而延迟配置提供的增强数据输出大于由给定时钟速度。计数器配置响应于时钟间隔中的选定边沿计数。校正装置和相关方法形式的装置被配置为至少监视延迟配置输出，用于检测输入间隔的端点与给定时钟信号中所选择的时钟沿的最近出现之间的特定时间关系这表明增强数据输出中至少存在潜在的错误，并且确定潜在误差是否是后续用于校正增强数据输出的实际误差。

10. 发明申请

WO2011086845A1 IMAGING SYSTEM AND IMAGING DEVICE 审中-公开
标题翻译：成像系统和成像装置
公开(公告)号：WO2011086845A1
公开(公告)日：2011-07-21
申请号：PCT/JP2010/073641
申请日：2010-12-20
申请人： CANON KABUSHIKI KAISHA , IKEDA, Yasuji , HIYAMA, Hiroki , YAMAZAKI, Kazuo
发明人： IKEDA, Yasuji , HIYAMA, Hiroki , YAMAZAKI, Kazuo
IPC分类号： H04N5/378 , H03M1/06 , H03M1/16 , H03M1/54
CPC分类号： H04N5/378 , H03M1/0607 , H03M1/162 , H03M1/54
摘要： An imaging system includes an A/D converter including a holding unit holding a pixel signal as a voltage level, a comparator comparing the voltage level held with a reference level, a circuit capable of changing the voltage level so as to approach the reference level at first and second rates, wherein the voltage level is changed at the first rate to determine higher bits in accordance with inversion of a relationship between the reference level and the voltage level, after that, the voltage level is changed at the second rate to determine lower bits in accordance with inversion of the relationship between the reference level and the voltage level, and an adjusting unit which adjusts the voltage level during a period until the voltage level is changed at the second rate after determination of the higher bits so that the lower bits and the voltage level hold a linear relationship.
摘要翻译：一种成像系统包括：A / D转换器，其包括保持像素信号作为电压电平的保持单元;比较器，将保持的电压电平与参考电平进行比较;电路，能够改变电压电平以接近基准电平; 第一和第二速率，其中电压电平以第一速率改变以根据参考电平和电压电平之间的关系的反转来确定较高位，之后，以第二速率改变电压电平以确定较低的电平根据参考电平和电压电平之间的关系的反转，调整单元，以及调整单元，其在确定较高位之后调整电压电平，直到电压电平以第二速率改变，使得较低位并且电压电平保持线性关系。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式