专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2014185436A1 高周波増幅回路および高周波増幅回路の制御電圧設定方法审中-公开
标题翻译：高频放大电路的高频放大电路设定控制电压的方法
公开(公告)号：WO2014185436A1
公开(公告)日：2014-11-20
申请号：PCT/JP2014/062769
申请日：2014-05-14
申请人：株式会社村田製作所
发明人：若木謙
IPC分类号： H03F1/22 , H03F3/193
CPC分类号： H03F1/0205 , H03F1/0266 , H03F1/0272 , H03F1/223 , H03F1/226 , H03F1/3205 , H03F1/56 , H03F3/193 , H03F3/1935 , H03F3/195 , H03F3/245 , H03F2200/108 , H03F2200/222 , H03F2200/318 , H03F2200/387 , H03F2200/451 , H03F2200/516
摘要：高周波増幅回路（１１）は、第１、第２のＦＥＴ（１０１，１０２）がカスコード接続された構成からなる。第１のＦＥＴ（１０１）のゲートが高周波入力端子（ＰＩＮ）に接続され、第２のＦＥＴ（１０２）のドレインが高周波出力端子（ＰＯＵＴ）に接続されている。第１のＦＥＴ（１０１）のソースがグランドに接続され、第１のＦＥＴ（１０１）のドレインと第２のＦＥＴ（１０２）のソースが接続されている。第２のＦＥＴ（１０２）のドレインに駆動電圧（ＶＤＤ）が印加される。第２のＦＥＴ（１０２）のゲートにはバイアス設定部（２１）が接続されている。バイアス設定部（２１）は、第１のＦＥＴ（１０１）のドレインと第２のＦＥＴ（１０２）のソースの接続点電圧（Ｖｍｉｄ）が駆動電圧（ＶＤＤ）の略半分になるように、第２のＦＥＴ（１０２）に対する第２制御電圧（ＶＢＩＡＳ２）を設定する。
摘要翻译：高频放大电路（11）具有第一和第二FET（101,102）级联连接的结构。第一FET（101）的栅极连接到高频输入端子（PIN），第二FET（102）的漏极连接到高频输出端子（POUT）。第一FET（101）的源极连接到地，第一FET（101）的漏极连接到第二FET（102）的源极。驱动电压（VDD）施加到第二FET（102）的漏极。偏置设置单元（21）连接到第二FET（102）的栅极。偏置设置单元（21）为第二FET（102）设置第二控制电压（VBIAS2），使得第一FET（101）的漏极和第二FET（102）的源极的连接点电压（Vmid））通常是驱动电压（VDD）的一半。

2. 发明申请

WO2003019774A2 HIGH FREQUENCY POWER AMPLIFIER CIRCUIT 审中-公开
标题翻译：高频功率放大器电路
公开(公告)号：WO2003019774A2
公开(公告)日：2003-03-06
申请号：PCT/IB2002/003246
申请日：2002-08-02
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V.
发明人： VAN DE WESTERLO, Marcel, H., W. , SINHA, Shikhar
IPC分类号： H03F3/00
CPC分类号： H03F1/226 , H03F1/22 , H03F1/523 , H03F3/189 , H03F3/19 , H03F3/26 , H03F3/265
摘要： A high frequency power amplifier circuit comprises an input circuit receiving an input signal; a first cascode stage connected to the input circuit and a DC voltage source and comprising at least one FET having a source, a drain, and a gate; an second cascode stage comprising: at least one bipolar transistor having an emitter, a collector and a base and being supplied by the first cascode stage and receiving the input signal from the first cascode stage, and a delimiting means, preferably a diode, connected to the bipolar transistor and adapted to reduce the voltage level at the drain of the FET or the emitter of the bipolar transistor respectively; and an output circuit connected to the second cascode stage and outputting an output signal.
摘要翻译：高频功率放大器电路包括接收输入信号的输入电路; 连接到输入电路的第一共源共栅级和DC电压源，并且包括至少一个具有源极，漏极和栅极的FET; 第二共源共栅级，包括：具有发射极，集电极和基极的至少一个双极晶体管，并且由第一共源共栅级提供并接收来自第一共源共栅级的输入信号，以及限定装置，优选二极管，连接到所述双极晶体管并且适于分别降低所述FET或所述双极晶体管的发射极的漏极处的电压电平; 以及连接到第二共源共栅级并输出输出信号的输出电路。

3. 发明申请

WO2011025598A1 LINEARIZATION CIRCUITS AND METHODS FOR POWER AMPLIFICATION 审中-公开
标题翻译：线性化电路和功率放大方法
公开(公告)号：WO2011025598A1
公开(公告)日：2011-03-03
申请号：PCT/US2010/041985
申请日：2010-07-14
申请人： ACCO SEMICONDUCTOR, INC. , QUACK, Sylvain , MALVASI, Angelo
发明人： QUACK, Sylvain , MALVASI, Angelo
IPC分类号： H03F1/26
CPC分类号： H03F1/56 , H03F1/0266 , H03F1/223 , H03F1/226 , H03F1/3205 , H03F1/3223 , H03F1/3241 , H03F3/195 , H03F3/24 , H03F3/245 , H03F2200/102 , H03F2200/18 , H03F2200/192 , H03F2200/222 , H03F2200/387 , H03F2200/451 , H03F2200/453 , H03F2200/456 , H04B2001/0441
摘要： Linearization circuits of the invention are used in conjunction with power amplification circuits that comprise a power amplifier core. Exemplary linearization circuits comprise a replica of the power amplifier core. In operation, the linearization produces an envelope signal from an RF signal. The envelope signal is used to control the replica to produce an analog output signal which represents the inverse of the AM to AM distortion of the power amplifier core. The linearization circuit then biases the RF signal with the inverted non-linear signal of the replica to control the power amplifier core. The power amplifier core and the replica thereof can be defined on the same semiconductor die so both respond to process variables similarly.
摘要翻译：本发明的线性化电路与包括功率放大器核心的功率放大电路结合使用。示例性线性化电路包括功率放大器核心的副本。在操作中，线性化产生来自RF信号的包络信号。包络信号用于控制副本以产生表示功率放大器核心的AM到AM失真的倒数的模拟输出信号。线性化电路然后利用复制品的反相非线性信号偏置RF信号，以控制功率放大器核心。功率放大器芯及其复制品可以在相同的半导体芯片上定义，以便类似地响应过程变量。

4. 发明申请

WO00002306A1 POWER AMPLIFIER 审中-公开
标题翻译：功率放大器
公开(公告)号：WO00002306A1
公开(公告)日：2000-01-13
申请号：PCT/JP1999/003591
申请日：1999-07-02
IPC分类号： H03F1/22 , H03F3/60 , H03G1/00 , H03F3/24 , H03G3/20
CPC分类号： H03F3/601 , H03F1/226 , H03G1/0029
摘要： A high-efficiency, low-distortion, variable-gain power amplifier capable of operating in a wide dynamic range of transmission power. The power amplifier comprises a plurality of transistors: a front-end transistor (103) is grounded at its source, and a back-end transistor (108) is grounded at its gate. A source bias terminal (109) and a drain bias terminal (110) are provided to apply predetermined voltage to the source and the drain of the back-end transistor (108), respectively. When the output power required is smaller than a predetermined threshold, a predetermined voltage is applied to the source bias terminal (109) and the drain bias terminal (110), and the input power to the back-end transistor (108) is passed through to the output terminal without amplification.
摘要翻译：能够在宽动态范围内工作的高效，低失真，可变增益功率放大器。功率放大器包括多个晶体管：前端晶体管（103）在其源极处接地，并且后端晶体管（108）在其栅极处接地。提供源极偏置端子（109）和漏极偏置端子（110），以分别向后端晶体管（108）的源极和漏极施加预定电压。当所需的输出功率小于预定阈值时，将预定电压施加到源极偏置端子（109）和漏极偏置端子（110），并且使后端晶体管（108）的输入功率通过到输出端子没有放大。

5. 发明申请

WO2014076797A1 可変出力増幅器审中-公开
标题翻译：可变输出放大器
公开(公告)号：WO2014076797A1
公开(公告)日：2014-05-22
申请号：PCT/JP2012/079656
申请日：2012-11-15
申请人：三菱電機株式会社 , 堀口健一 , 嘉藤勝也 , 廣部正和 , 新田直子 , 森一富
发明人：堀口　健一 , 嘉藤　勝也 , 廣部　正和 , 新田　直子 , 森　一富
IPC分类号： H03F1/56 , H03F1/22 , H03F3/68
CPC分类号： H03F1/226 , H03F1/0277 , H03F1/223 , H03F1/56 , H03F3/211 , H03F3/68
摘要：　可変出力増幅器の出力電力の大きさに応じて、高周波信号を増幅する第一のトランジスタの並列合成数を制御するとともに、可変整合回路のインピーダンスを制御するように構成したので、出力電力の大きさに応じて、専用の増幅器をそれぞれ使い分ける従来法と比較して、可変出力増幅器の小型化を図ることができる。
摘要翻译：本发明被配置为使得并联并用于放大高频信号的第一晶体管的数量被控制，从而根据输出功率的大小来控制可变匹配电路的阻抗可变输出放大器; 因此，根据输出功率的大小，可以根据需要使用用于分别不同目的的专用放大器的传统方法，可以将可变输出放大器的尺寸减小很多。

6. 发明申请

WO01026216A1 AMPLIFIER 审中-公开
标题翻译：放大器
公开(公告)号：WO01026216A1
公开(公告)日：2001-04-12
申请号：PCT/EP2000/009406
申请日：2000-09-25
IPC分类号： H03F1/22 , H03F3/26
CPC分类号： H03F1/226 , H03F3/265
摘要： The invention relates to an amplifier comprising a cascade circuit including an input circuit, a cascode circuit and an output circuit. The input circuit receives input signals via an input (10), which input signals are converted to amplified signals by the cascode circuit. These amplified signals are subsequently supplied to an output (94) by the output circuit. The cascode circuit comprises two input transistors (40 and 62) and an output transistor (74). By means of three capacitors (32, 46 and 50) and a coil (48), the cascode circuit is built up in such a way that the input transistors (40 and 62) are parallel-connected for comparatively high-frequency input signals, while the input transistors (40 and 62) are series-connected for comparatively low-frequency supply signals. This results in the transconductance being doubled, while the DC collector current or drain current remains the same. By doubling the transconductance, the contribution of the cascode circuit to the intermodulation distortion in the amplified signals is reduced substantially. As the DC collector current or drain current remains unchanged, the power dissipated in the amplifier remains substantially the same.
摘要翻译：本发明涉及一种包括级联电路的放大器，该级联电路包括输入电路，共源共栅电路和输出电路。输入电路通过输入端（10）接收输入信号，输入信号由共源共栅电路转换为放大信号。这些放大的信号随后通过输出电路提供给输出端（94）。共源共栅电路包括两个输入晶体管（40和62）和一个输出晶体管（74）。通过三个电容器（32,46和50）和一个线圈（48），共源共栅电路被构建成使得输入晶体管（40和62）并联连接用于较高频率的输入信号，而输入晶体管（40和62）串联连接用于较低频率的电源信号。这导致跨导倍增，而直流集电极电流或漏极电流保持不变。通过使跨导加倍，共源共栅电路对放大信号中的互调失真的贡献显着降低。由于直流集电极电流或漏极电流保持不变，放大器中消耗的功率基本保持不变。

7. 发明申请

WO1986001353A1 OPTICAL RECEIVERS 审中-公开
标题翻译：光接收机
公开(公告)号：WO1986001353A1
公开(公告)日：1986-02-27
申请号：PCT/GB1985000346
申请日：1985-08-02
申请人： BRITISH TELECOMMUNICATIONS PLC , SMITH, David, Robert , SMYTH, Peter, Paul
发明人： BRITISH TELECOMMUNICATIONS PLC
IPC分类号： H03F01/22
CPC分类号： H04B10/60 , H03F1/226 , H03F3/082 , H04B10/64
摘要： An optical receiver has a pre-amplifier stage (12) comprising an FET-FET cascode circuit (10). For coherent detection, an electrical local oscillator signal is applied to the gate of one of the FETs (10', 10''), the frequency of which is chosen to provide either homodyne demodulation, or a second IF signal. For direct detection the cascode consists of a dual gate FET (10), which is also the preferred form of cascode for coherent detection.

8. 发明申请

WO2003079543A1 CASCODE AMPLIFIER 审中-公开
标题翻译： CASCODE放大器
公开(公告)号：WO2003079543A1
公开(公告)日：2003-09-25
申请号：PCT/US2003/007158
申请日：2003-03-10
申请人： CALIFORNIA INSTITUTE OF TECHOLOGY , HAJIMIRI, Seyed-Ali , KEE, Scott, D. , AOKI, Ichiro
发明人： HAJIMIRI, Seyed-Ali , KEE, Scott, D. , AOKI, Ichiro
IPC分类号： H03F1/22
CPC分类号： H03F3/423 , H03F1/22 , H03F1/223 , H03F1/226 , H03F3/42 , H03F3/45179 , H03F2203/45301 , H03F2203/45394 , Y10T307/832
摘要： A cascode circuit with improved withstand voltage is provided. The cascode circuit includes three or more transistors, such as MOSFET transistors. Each transistor has a control terminal, such as a gate, and two conduction terminals, such as a drain and a source. The conduction terminals are coupled in series between two output terminals, such as where the drain of each transistor is coupled to the source of another transistor. A signal input is provided to the gate for the first transistor. Two or more control voltage sources, such as DC bias voltages, are provided to the gate of the remaining transistors. The DC bias voltages are selected so as to maintain the voltage across each transistor to a level below a breakdown voltage level.
摘要翻译：提供了具有改善的耐受电压的共源共栅电路。共源共栅电路包括三个或更多个晶体管，例如MOSFET晶体管。每个晶体管具有诸如栅极的控制端子和诸如漏极和源极的两个导电端子。导通端子串联耦合在两个输出端子之间，例如每个晶体管的漏极耦合到另一个晶体管的源极。向第一晶体管的栅极提供信号输入。将两个或更多个控制电压源（例如DC偏置电压）提供给剩余晶体管的栅极。选择DC偏置电压以便将每个晶体管两端的电压保持在低于击穿电压电平的电平。

9. 发明申请

WO2002080355A1 高周波増幅器审中-公开
标题翻译：高频放大器
公开(公告)号：WO2002080355A1
公开(公告)日：2002-10-10
申请号：PCT/JP2002/002393
申请日：2002-03-14
申请人：シャープ株式会社 , 田中啓貴 , 末松英治
发明人：田中啓貴 , 末松英治
IPC分类号： H03F3/60
CPC分类号： H03F1/22 , H03F1/226 , H03F3/60 , H03F3/601
摘要： The base terminal (14B) of a transistor (14) is connected to a ground via a viahole (16) by DC system. One end of a tip-open transmission line (17) is connected to the base terminal (14B) of the transistor (14). The electric length of the tip-open transmission line (17) is set to be approximately 1/4 wavelength in the operating frequency. A decrease in gain is prevented by grounding the base terminal (14B) of the transistor (14) equivalently in the operating frequency. This constitution provides a high-frequency amplifier of high yield and excellent high-frequency characteristics for the DC and AC system grounding of a terminal to be grounded of the transistor by connecting a viahole with a sufficient distance from a terminal to be grounded of the transistor without connecting a capacitor to this terminal.
摘要翻译：晶体管（14）的基极端子（14B）经由直流系统经由通孔（16）与接地连接。尖端开放传输线（17）的一端连接到晶体管（14）的基极（14B）。尖端开放式传输线（17）的电气长度设定为工作频率的约1/4波长。通过在工作频率下等效地接地晶体管（14）的基极（14B）来防止增益的降低。该结构通过连接从晶体管的接地端子的足够距离的通孔连接来提供高产量和优异的高频特性的高频放大器，用于直流和交流系统接地的晶体管接地。没有连接电容器到这个端子。

10. 发明申请

WO1994014239A1 PRE-AMPLIFIER 审中-公开
标题翻译：前置放大器
公开(公告)号：WO1994014239A1
公开(公告)日：1994-06-23
申请号：PCT/US1993011656
申请日：1993-12-01
申请人： KNOWLES ELECTRONICS, INC.
发明人： KNOWLES ELECTRONICS, INC. , FRENCH, John, S. , PETERS, Richard, W.
IPC分类号： H03F03/45
CPC分类号： H03F3/187 , H03F1/226 , H03F3/45085 , H03F3/45618 , H04R25/50
摘要： A tiny, pre-amplifier for a small, low voltage, high impedance source (14), usually an electret microphone, exhibiting near unity gain, has an input cascode stage (16) connected to the microphone and a matched balancing cascode stage (19); both cascode stages are energized from the same power supply circuit (11). The two cascode stages supply intermediate signals to the input (17, 21) of a differential amplifier (18) to generate an output signal having a greatly reduced noise content, independent of power supply variations. The pre-amplifier is wholly integrateable, has low power drain, and fits into the microphone housing.
摘要翻译：一个小型，低电压，高阻抗源（14）的微型前置放大器，通常是靠近单位增益的驻极体麦克风，具有连接到麦克风的输入共源共栅级（16）和匹配的平衡共源共栅级（19 ）; 两个共源共栅级由相同的电源电路（11）供电。两个共源共栅级向差分放大器（18）的输入端（17,21）提供中间信号，以产生具有大大降低的噪声含量的输出信号，而与电源变化无关。前置放大器是完全可集成的，具有低功耗，并适合麦克风外壳。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式