专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2016023003A2 FAILURE MAPPING IN A STORAGE ARRAY 审中-公开
标题翻译：存储阵列中的失败映射
公开(公告)号：WO2016023003A2
公开(公告)日：2016-02-11
申请号：PCT/US2015/044368
申请日：2015-08-07
申请人： PURE STORAGE, INC.
发明人： DAVIS, John D , HAYES, John , ZHANGXI, Tan , KANNAN, Hari , MILADINOVIC, Nenad
IPC分类号： G06F12/16 , G06F12/10 , G06F12/02
CPC分类号： G06F11/1423 , G06F11/1004 , G06F11/1012 , G06F11/1068 , G06F11/108 , G06F11/142 , G06F11/1666 , G06F12/1009 , G06F2201/805 , G06F2201/82 , G06F2212/1032 , G06F2212/202 , G06F2212/466 , G06F2212/7206 , G11C29/00 , G11C29/36 , G11C29/38 , G11C29/44 , G11C29/76 , G11C29/765
摘要： A storage cluster is provided. The storage cluster includes a plurality of storage nodes within a chassis. The plurality of storage nodes has flash memory for storage of user data and is configured to distribute the user data and metadata throughout the plurality of storage nodes such that the storage nodes can access the user data with a failure of two of the plurality of storage nodes. Each of the storage nodes is configured to generate at least one address translation table that maps around defects in the flash memory on one of a per flash package basis, per flash die basis, per flash plane basis, per flash block basis, per flash page basis, or per physical address basis. Each of the plurality of storage nodes is configured to apply the at least one address translation table to write and read accesses of the user data.
摘要翻译：
提供存储群集。存储集群包括机架内的多个存储节点。多个存储节点具有用于存储用户数据的闪存，并且被配置为遍布多个存储节点分发用户数据和元数据，使得存储节点可以访问具有多个存储节点中的两个的故障的用户数据。每个存储节点被配置为生成至少一个地址转换表，其基于每个闪存封装，每个闪存芯片，每个闪存平面，每个闪存块，每个闪存页面中的一个映射闪存中的缺陷基础或每个物理地址的基础上。多个存储节点中的每一个被配置为应用至少一个地址转换表来写入和读取用户数据的访问。

2. 发明申请

WO2016071329A1 PROCEDE ET DISPOSITIF DE TOLERANCE AUX FAUTES SUR DES COMPOSANTS ELECTRONIQUES 审中-公开
标题翻译：用于电子元件的容错方法和装置
公开(公告)号：WO2016071329A1
公开(公告)日：2016-05-12
申请号：PCT/EP2015/075578
申请日：2015-11-03
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , UNIVERSITE DE BRETAGNE SUD , CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE
发明人： PEYRET, Thomas , CORRE, Gwenolé , THEVENIN, Mathieu , COUSSY, Philippe , MARTIN, Kevin
IPC分类号： G06F11/14 , G06F11/20
CPC分类号： G06F11/1423 , G06F11/1425 , G06F11/143 , G06F11/2025 , G06F11/2028 , G06F11/2051
摘要： La présente invention concerne un procédé et un dispositif de tolérance aux fautes permanentes ou transitoires sur des composants d'un système électronique. L'invention propose une architecture reconfigurable dite en « ping-pong » qui permet de basculer le fonctionnement d'une unité fonctionnelle soumise à une faute permanente vers une autre unité fonctionnelle non défectueuse, le temps de la reconfiguration de l'unité défectueuse, afin d'assurer un fonctionnement continu et la production de résultats corrects.
摘要翻译：本发明涉及用于电子系统的组件的永久或瞬态容错方法和装置。本发明提供了一种“乒乓”可重构架构，其可用于将经历永久故障的一个功能单元的操作从重新配置故障单元所需的时间切换到另一个无故障功能单元，以确保连续操作和产生正确的结果。

3. 发明申请

WO1991010198A1 ROUTER CHIP WITH QUAD-CROSSBAR AND HYPERBAR PERSONALITIES 审中-公开
标题翻译：带有十字架和高性能个人的路由器芯片
公开(公告)号：WO1991010198A1
公开(公告)日：1991-07-11
申请号：PCT/US1991000094
申请日：1991-01-05
申请人： MASPAR COMPUTER CORPORATION
发明人： MASPAR COMPUTER CORPORATION , ZAPISEK, John
IPC分类号： G06F15/16
CPC分类号： G06F15/17393 , G06F11/1423 , G06F11/22 , H04L49/101 , H04L49/555
摘要： A router circuit (130) is made configurable as either a crossbar switch or a hyperbar switch by dividing the router chip into sections (sections A-D), where each section is associated with a group of input terminals, and wherein various grant circuits (272) within each of the sections have enable/disable input terminals (506) connected by controllable switches (400) to either enable/disable output terminals of grant circuits in an adjacent section (hyperbar personaly) or to fixed logic levels (crossbar personality). In the crossbar configuration, for each input terminal of a section, only one grant circuit (272) per channel is enabled. Each of the sections has a different set of grant circuits enabled per channel so that two sections can not access a same output terminal of the router chip. In the hyperbar configuration, the sections are made transparent, and grant circuits are enabled or disabled depending on output wire availability. Additionally, the router circuit contains novel routing address bit and protocol bit circuitry (252, 258) as well as novel diagnostic circuitry (584) for detecting broken wires (550) between router circuits.
摘要翻译：通过将路由器芯片分成部分（部分AD），每个部分与一组输入终端相关联，路由器电路（130）可配置为交叉开关或超级开关，并且其中各种授权电路（272）在每个部分内，具有通过可控开关（400）连接的启用/禁用输入端子（506），以使得/禁用相邻部分（超级棒人）中的授权电路的输出端或者固定逻辑电平（交叉开关人格）。在交叉开关配置中，对于每个输入端子，每个通道仅允许一个授权电路（272）。每个部分具有每个通道启用的不同的授权电路集合，使得两个部分不能访问路由器芯片的相同输出端子。在超高速配置中，这些部分是透明的，并且根据输出线路可用性启用或禁用授权电路。此外，路由器电路包含新颖的路由地址位和协议位电路（252,258）以及用于检测路由器电路之间的断线（550）的新型诊断电路（584）。

4. 发明申请

WO2017053095A1 RECTILINEAR MACROS HAVING NON-UNIFORM CHANNEL SPACING 审中-公开
标题翻译：具有非均匀通道间隔的最佳宏
公开(公告)号：WO2017053095A1
公开(公告)日：2017-03-30
申请号：PCT/US2016/051125
申请日：2016-09-09
申请人： QUALCOMM INCORPORATED
发明人： GUDALA, Sreedhar , RAO, Kumar Gopal , PAGE, Francis , WONG, Pak Kin , KUMAR, Sunil
IPC分类号： G06F17/50 , G06F15/78
CPC分类号： G06F17/5072 , G06F3/064 , G06F3/0679 , G06F11/1423 , G06F12/0646 , G06F15/7807 , G06F17/5045 , G06F17/5068 , G06F17/5077 , G06F2212/2542 , G06F2213/0038 , G06F2217/66
摘要： Circuits and methods for a system on a chip having non-uniform channel spacings is provided. In an example, a chip is provided that includes a first functional block having a rectilinear shape, the first processing unit having on a side a plurality of channel spacings. A first channel spacing of the plurality of channel spacings is positioned in contact with the side and a second functional block. A second channel spacing of the plurality of channel spacings is positioned in contact with the side and the second functional block. The width of the second channel spacing is non-uniform with the width of the first channel spacing.
摘要翻译：提供了具有不均匀通道间隔的芯片上的系统的电路和方法。在一个示例中，提供了包括具有直线形状的第一功能块的芯片，第一处理单元在一侧具有多个通道间隔。多个通道间隔的第一通道间隔定位成与侧面和第二功能块接触。多个通道间隔的第二通道间隔定位成与侧面和第二功能块接触。第二通道间隔的宽度与第一通道间隔的宽度不均匀。

5. 发明申请

WO2016023003A3 FAILURE MAPPING IN A STORAGE ARRAY 审中-公开
标题翻译：存储阵列故障映射
公开(公告)号：WO2016023003A3
公开(公告)日：2016-04-07
申请号：PCT/US2015044368
申请日：2015-08-07
申请人： PURE STORAGE INC
发明人： DAVIS JOHN D , HAYES JOHN , ZHANGXI TAN , KANNAN HARI , MILADINOVIC NENAD
IPC分类号： G06F12/16 , G06F12/02 , G06F12/10
CPC分类号： G06F11/1423 , G06F11/1004 , G06F11/1012 , G06F11/1068 , G06F11/108 , G06F11/142 , G06F11/1666 , G06F12/1009 , G06F2201/805 , G06F2201/82 , G06F2212/1032 , G06F2212/202 , G06F2212/466 , G06F2212/7206 , G11C29/00 , G11C29/36 , G11C29/38 , G11C29/44 , G11C29/76 , G11C29/765
摘要： A storage cluster is provided. The storage cluster includes a plurality of storage nodes within a chassis. The plurality of storage nodes has flash memory for storage of user data and is configured to distribute the user data and metadata throughout the plurality of storage nodes such that the storage nodes can access the user data with a failure of two of the plurality of storage nodes. Each of the storage nodes is configured to generate at least one address translation table that maps around defects in the flash memory on one of a per flash package basis, per flash die basis, per flash plane basis, per flash block basis, per flash page basis, or per physical address basis. Each of the plurality of storage nodes is configured to apply the at least one address translation table to write and read accesses of the user data.
摘要翻译：提供了一个存储集群。存储集群包括在机箱内的多个存储节点。多个存储节点具有用于存储用户数据的闪存，并且被配置为在整个多个存储节点中分发用户数据和元数据，使得存储节点可以利用多个存储节点中的两个的故障来访问用户数据。每个存储节点被配置为生成至少一个地址转换表，其基于每闪存片基于每闪存片基于每闪存片基于每闪存片基，每闪存片基于每闪存片基基础或每个物理地址的基础。多个存储节点中的每一个被配置为应用至少一个地址转换表来写入和读取用户数据的访问。

6. 发明申请

WO00003324A1 SYSTEM AND METHOD FOR FACILITATING RECOVERY FROM COMMUNICATION LINK FAILURES IN A DIGITAL DATA NETWORK 审中-公开
标题翻译：用于促进数字数据网络中通信链路故障恢复的系统和方法
公开(公告)号：WO00003324A1
公开(公告)日：2000-01-20
申请号：PCT/US1999/015027
申请日：1999-07-01
IPC分类号： H04L12/56 , G06F11/14
CPC分类号： H04L45/00 , G06F11/1423 , H04L45/22 , H04L45/28
摘要： A network comprises a plurality of switching nodes interconnected by communication links for transferring digital packets. At least one switching node in the network pre-establishes a bypass virtual circuit through the network to bypass an element of the network, such as a switching node or a communication link, in the network. The bypass virtual circuit defines a path to another switching node in the network. The first switching node uses the bypass virtual circuit so constructed in forwarding of a packet in the event of a failure or other malfunction of the element if the first switching node would otherwise transfer the packet over that element.
摘要翻译：网络包括通过用于传送数字分组的通信链路互连的多个交换节点。网络中的至少一个交换节点通过网络预先建立旁路虚拟电路以绕过网络中的诸如交换节点或通信链路的网络的元件。旁路虚拟电路定义到网络中另一个交换节点的路径。如果第一交换节点否则在该元件上传送分组，则第一交换节点使用如果在发生故障或元件的其他故障的情况下转发分组而构造的旁路虚拟电路。

7. 发明申请

WO2017139116A1 DISTRIBUTED INPUT/OUTPUT VIRTUALIZATION 审中-公开
标题翻译：分布式输入/输出虚拟化
公开(公告)号：WO2017139116A1
公开(公告)日：2017-08-17
申请号：PCT/US2017/015585
申请日：2017-01-30
申请人： MICRON TECHNOLOGY, INC.
发明人： TCHAPDA, Yves
IPC分类号： G06F15/16 , G06F9/38 , G06F9/30
CPC分类号： G06F11/0712 , G06F9/45558 , G06F11/0709 , G06F11/1423 , G06F11/3006 , G06F11/301 , G06F11/327 , G06F13/102 , G06F13/24 , G06F13/4022 , G06F13/4282 , G06F2009/45579 , H04L41/0803
摘要： The present disclosure includes apparatuses and methods related to distributed input/output (I/O) virtualization. A number of embodiments include an apparatus comprising a host computing device, a distributed virtualization controller (DVC) disposed on the host computing device, and a virtualized input/output (I/O) device in communication with the DVC.
摘要翻译：本公开包括与分布式输入/输出（I / O）虚拟化有关的装置和方法。多个实施例包括一种设备，该设备包括主机计算设备，设置在主机计算设备上的分布式虚拟化控制器（DVC）以及与DVC通信的虚拟化输入/输出（I / O）设备。

8. 发明申请

WO2014165224A2 FAULT-TOLERANT LOOP FOR A COMMUNICATION BUS 审中-公开
标题翻译：通信总线的容错环路
公开(公告)号：WO2014165224A2
公开(公告)日：2014-10-09
申请号：PCT/US2014024861
申请日：2014-03-12
申请人： ATIEVA INC
发明人： BISKUP RICHARD J
IPC分类号： G06F13/40 , G06F11/00
CPC分类号： G06F13/4022 , G06F11/1423 , G06F11/2007 , G06F13/4068
摘要： A communication bus system is provided. The communication bus system includes a communication bus having a plurality of isolatable segments and a bus master coupled to a first end of the communication bus. The bus master is configured to couple to a second end of the communication bus and to decouple from the second end of the communication bus based on a selection signal. A method for operating a communication bus is also disclosed.
摘要翻译：提供通信总线系统。通信总线系统包括具有多个可隔离段的通信总线和耦合到通信总线的第一端的总线主机。总线主机被配置为耦合到通信总线的第二端，并且基于选择信号与通信总线的第二端解耦。还公开了一种用于操作通信总线的方法。

9. 发明申请

WO2011141963A1 INFORMATION PROCESSING APPARATUS AND DATA TRANSFER METHOD 审中-公开
标题翻译：信息处理设备和数据传输方法
公开(公告)号：WO2011141963A1
公开(公告)日：2011-11-17
申请号：PCT/JP2010/003231
申请日：2010-05-13
申请人： HITACHI, LTD. , KOGA, Tsutomu , IWAOKA, Yo
发明人： KOGA, Tsutomu , IWAOKA, Yo
IPC分类号： G06F11/20
CPC分类号： G06F11/2089 , G06F11/1423 , G06F11/201
摘要： An object is to provide an information processing apparatus capable of improving the availability as a system while improving the reliability of a data transfer path and a data transfer method. An information processing apparatus has a data transfer path branching in a tree structure, from a root node to a plurality of nodes while communicably coupling therebetween and transmitting serial data between the root node and the plurality of nodes, including two internode data transfer paths provided between at least a pair of nodes of the plurality of nodes, through which serial data transfer is performed; and a routing processing unit provided to each terminal nodes that are the nodes on both ends of the internode data transfer path, transfers the return data from the transmission destination node to the transmission source node by using the same internode data transfer path as the internode data transfer path used for data transfer to the transmission destination node, when each of the terminal nodes transfers data received from any of another nodes being a transmission source to any of the nodes being a transmission destination via the other terminal node.
摘要翻译：本发明的目的是提供一种在提高数据传送路径和数据传送方法的可靠性的同时提高作为系统的可用性的信息处理装置。信息处理装置具有以树结构分支的数据传输路径，从根节点到多个节点，同时可通信地耦合它们之间并在根节点和多个节点之间传送串行数据，包括两个节间数据传输路径，所述多个节点中的至少一对节点通过其进行串行数据传送; 以及路径处理单元，被提供给作为节间数据传送路径的两端的节点的每个终端节点，通过使用与节间数据相同的节间数据传送路径将返回数据从发送目的地节点传送到发送源节点当每个终端节点通过另一个终端节点将从作为发送源的另一个节点中的任一个接收的数据传送到作为发送目的地的任何节点时，用于数据传送到发送目的地节点的传送路径。

10. 发明申请

WO2016209354A1 PORT SELECTION AT A COMPUTING DEVICE 审中-公开
标题翻译：计算机端口选择
公开(公告)号：WO2016209354A1
公开(公告)日：2016-12-29
申请号：PCT/US2016/029147
申请日：2016-04-25
申请人： INTEL CORPORATION
发明人： SRIVASTAVA, Amit Kumar
IPC分类号： H04L12/935 , H04L12/40 , H04L12/933
CPC分类号： G06F11/3051 , G06F9/4411 , G06F11/1417 , G06F11/1423 , G06F11/3041 , G06F13/4286
摘要： Techniques for port selection are described herein. The techniques may include an apparatus a transceiver including a plurality of ports. The apparatus includes a selector to select a port from among the plurality of ports. The port is selected to receive a repair operation to repair a basic input output system.
摘要翻译：本文描述了用于端口选择的技术。这些技术可以包括一种包括多个端口的收发机的装置。该装置包括从多个端口中选择端口的选择器。选择该端口接收修复操作以修复基本输入输出系统。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式