专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013147935A1 PARALLEL ENCODING FOR NON-BINARY LINEAR BLOCK CODE 审中-公开
标题翻译：并行编码非二进制线性块代码
公开(公告)号：WO2013147935A1
公开(公告)日：2013-10-03
申请号：PCT/US2012/066554
申请日：2012-11-26
申请人： XILINX, INC.
发明人： KRISHNAN, Kalyana , TARN, Hai-Jo
IPC分类号： H03M13/15 , H03M13/13
CPC分类号： H03M13/13 , H03M13/05 , H03M13/1134 , H03M13/1137 , H03M13/1171 , H03M13/134 , H03M13/1515 , H03M13/21 , H03M13/6502 , H03M13/6561
摘要： An encoder module (400) includes P/L parity shift registers (403, 403', 403") that are sequentially coupled, wherein an input of a first parity shift register (403') of the parity shift registers (403, 403', 403") is coupled to the input (D in ) of the encoder module (400), an output of the last parity shift register (403") of the parity shift registers (403, 403', 403") is coupled to the output (D out ) of the encoder module (400), each of the parity shift registers (403, 403', 403") being configured to store L parity digits. The encoder module (403) also includes a feedback circuit (405) comprising P/L parity generation modules (407), wherein each of the parity generation modules (407) is coupled to an output of a corresponding one of the parity shift registers (403, 403', 403") by a switch (S1, S2, S3, S4) and also coupled to the input of the first parity shift register (403'), wherein each of the parity generation modules (407) is configured to generate L parity digits for transmission to the input of the first parity shift register (403') when its corresponding switch is closed (S1, S2, S3, S4).
摘要翻译：编码器模块（400）包括顺序耦合的P / L奇偶校验移位寄存器（403,403'，403“），其中奇偶移位寄存器（403,403'）的第一奇偶移位寄存器（403'）的输入，403“）耦合到编码器模块（400）的输入（Din），奇偶校验移位寄存器（403,403'，403”）的最后奇偶移位寄存器（403“）的输出耦合到编码器模块（400）的输出（Dout），每个奇偶校验移位寄存器（403,403'，403“）被配置为存储L个奇偶校验位，编码器模块（403）还包括反馈电路（405） P / L奇偶生成模块（407），其中奇偶校验生成模块（407）中的每一个通过开关（S1，S2）耦合到奇偶校验移位寄存器（403,403'，403“）中的相应一个的输出，S3，S4），并且还耦合到第一奇偶校验移位寄存器（403'）的输入，其中每个奇偶校验生成模块（407）被配置为生成用于传输的L个奇偶校验位当其对应的开关闭合时，到第一奇偶校验移位寄存器（403'）的输入（S1，S2，S3，S4）。

2. 发明申请

WO2011062664A1 MIMO MINIMUM MEAN SQUARE ERROR RECEIVER USING QR DECOMPOSITION AND SYSTOLIC ARRAYS 审中-公开
标题翻译：使用QR分解和同步阵列的MIMO最小均方误差接收器
公开(公告)号：WO2011062664A1
公开(公告)日：2011-05-26
申请号：PCT/US2010/042583
申请日：2010-07-20
申请人： XILINX, INC.
发明人： MAZAHREH, Raied, N. , TARN, Hai-Jo , RAO, Raghavendar, M.
IPC分类号： H04L25/02 , G06F15/80 , G06F17/16
CPC分类号： G06F17/16 , G06F7/78 , G06F15/8046 , H04B7/0413 , H04B7/0854 , H04L25/0244
摘要： A first systolic array (210, 400, 612, 712) receives an input set ( H , H AB of time division multiplexed matrices from a plurality of channel matrices (202). In a first mode, the first systolic array performs triangularization (508) on the input matrices, producing a first set of matrices, and in a second mode performs back- substitution (510) on the first set, producing a second set of matrices ( R -1 ). In a first mode, a second systolic array (220, 1100, 616, 716) performs left multiplication (512) on the second set of matrices with the input set of matrices, producing a third set of matrices. In a second mode, the second systolic array performs cross diagonal transposition (513) on the third set of matrices, producing a fourth set of matrices (Q' 1 ), and performs right multiplication (514) on the second set of matrices with the fourth set of matrices. The first systolic array switches from the first mode to the second mode after the triangularization, and the second systolic array switches from the first mode to the second mode after the left multiplication.
摘要翻译：第一收缩阵列（210,400,612,712）接收来自多个信道矩阵（202）的时分多路复用矩阵的输入集合（H，H AB），在第一模式中，第一收缩阵列执行三角化（508 ），产生第一组矩阵，并且在第二模式中在第一组上执行反向替换（510），产生第二组矩阵（R-1）。在第一模式中，第二收缩阵列（220,1110,616,716）利用输入的矩阵集在第二组矩阵上执行左乘法（512），产生第三组矩阵，在第二模式中，第二收缩阵列执行交叉对角线转置（在第三组矩阵上产生第四组矩阵（Q'1），并且在具有第四组矩阵的第二组矩阵上执行右乘法（514），第一收缩阵列从第一模式到三角化后的第二模式，和第二收缩阵列切换在左乘法后，从第一模式切换到第二模式。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式