专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明申请

WO2017044179A1 POWER-DENSITY-BASED CLOCK CELL SPACING 审中-公开
标题翻译：基于功率密度的时钟电路间隔
公开(公告)号：WO2017044179A1
公开(公告)日：2017-03-16
申请号：PCT/US2016/040709
申请日：2016-07-01
申请人： QUALCOMM INCORPORATED
发明人： NAYAK, Ankita , KIDD, David Anthony , PENZES, Paul Ivan
IPC分类号： G06F17/50
CPC分类号： G06F17/5072 , G06F2217/62
摘要： Techniques for power-density-based clock cell spacing and resulting integrated circuits (ICs) are disclosed herein. In one example, the techniques determine power-usage density for different types of clock cells, as power-usage density relates to heat and IR droop. With the power-usage density for each type of clock cell determined, the techniques assign a keep-out region for each type of clock cell that is not fixed for all types of clock cells. These regions are instead based on the heat and IR droop corresponding to estimated power-usage density for each type of clock cell. Clock cells are then placed in a layout of an IC. The resulting IC has clock cells spaced sufficiently to reduce heat and IR droop while concurrently having excellent timing closure and performance.
摘要翻译：本文公开了基于功率密度的时钟单元间隔和所得到的集成电路（IC）的技术。在一个示例中，由于功率使用密度与热和IR下降有关，这些技术确定不同类型的时钟单元的功率使用密度。对于确定每种类型的时钟单元的功率使用密度，这些技术为不是针对所有类型的时钟单元固定的每种类型的时钟单元分配保留区域。这些区域代替地基于对应于每种类型的时钟单元的估计功率使用密度的热和IR下降。然后将时钟单元放置在IC的布局中。所产生的IC具有足够间隔的时钟单元以减少热量和IR下降，同时具有优异的时序闭合和性能。

IPRDB

热门服务

关于我们

友情链接

联系方式