专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2014001766A1 DATA TRANSFER BETWEEN CLOCK DOMAINS 审中-公开
标题翻译：时钟域之间的数据传输
公开(公告)号：WO2014001766A1
公开(公告)日：2014-01-03
申请号：PCT/GB2013/051609
申请日：2013-06-20
申请人： NORDIC SEMICONDUCTOR ASA , SAMUELS, Adrian
发明人： SKOGLUND, Per Carsten , HAVASHKI, Asghar , VENÅS, Arne Wanvik , HOLEN, Åsmund , HJERTØ, Markus Bakka
IPC分类号： G06F5/06
CPC分类号： G06F5/06 , G06F2205/061 , G06F2205/102
摘要： An arrangement for transferring a data signal (data_a) from a first clock domain (2) to a second clock domain (4) in a digital system. The arrangement has a signal input (6, 7) for receiving an input signal (data_a) from the first clock domain (2), means (6, 7) for storing the input signal (data_a), and means (12, 13) for transferring the input signal (data_a) to the second clock domain (4) following a transition in the clock signal (ck) of the second clock domain (4).
摘要翻译：一种用于在数字系统中将数据信号（data_a）从第一时钟域（2）传送到第二时钟域（4）的装置。该装置具有用于从第一时钟域（2）接收输入信号（data_a）的信号输入（6,7），用于存储输入信号（data_a）的装置（6,7）和装置（12,13）用于在第二时钟域（4）的时钟信号（ck）中的转变之后将输入信号（data_a）传送到第二时钟域（4）。

2. 发明申请

WO2014001764A1 DATA TRANSFER BETWEEN CLOCK DOMAINS 审中-公开
标题翻译：时钟域之间的数据传输
公开(公告)号：WO2014001764A1
公开(公告)日：2014-01-03
申请号：PCT/GB2013/051607
申请日：2013-06-20
申请人： NORDIC SEMICONDUCTOR ASA , SAMUELS, Adrian
发明人： HJERTØ, Markus Bakka , VENÅS, Arne Wanvik
IPC分类号： G06F5/06 , G06F1/12
CPC分类号： G06F1/12 , G06F1/10 , G06F5/06
摘要： A system (1) for transferring a data signal (sig_fast) from a first clock domain (4) to a second clock domain (8). The first clock domain (4) has a first clock (ck_fast) with a frequency greater than the frequency of a second clock (ck_slow) in the second clock domain (8). The system (1) also has a signal input (10) for receiving an input signal (sig_fast) from the first clock domain (4), means (16, 18) for checking whether the second clock (ck_slow) is in a part of its cycle away from a forthcoming transition, and means (22) for transferring the input signal (sig_fast) to the second clock domain (8) if the checking means (16, 18) determines that the second clock (ck_slow) is in part of its cycle away from a forthcoming transition. The checking means (16, 18) are clocked by the first clock (ck_fast).
摘要翻译：一种用于将数据信号（sig_fast）从第一时钟域（4）传送到第二时钟域（8）的系统（1）。第一时钟域（4）具有频率大于第二时钟域（8）中的第二时钟（ck_slow）的频率的第一时钟（ck_fast）。系统（1）还具有用于从第一时钟域（4）接收输入信号（sig_fast）的信号输入（10），用于检查第二时钟（ck_slow）是否位于如果所述检查装置（16,18）确定所述第二时钟（ck_slow）是所述第二时钟（ck_slow）的一部分，则将所述输入信号（sig_fast）传送到所述第二时钟域（8）的装置（22）其周期远离即将到来的转型。检查装置（16,18）由第一时钟（ck_fast）计时。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式