专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2008003008A2 INTEGRATED INDUCTOR 审中-公开
标题翻译：集成电感器
公开(公告)号：WO2008003008A2
公开(公告)日：2008-01-03
申请号：PCT/US2007072293
申请日：2007-06-27
申请人： INTEL CORP , HAZUCHA PETER , BURTON EDWARD , NGUYEN TRANG T , SCHROM GERHARD , PAILLET FABRICE , RADHAKRISHNAN KALADHAR , GARDNER DONALD S , MOON SUNG T , KARNIK TANAY
发明人： HAZUCHA PETER , BURTON EDWARD , NGUYEN TRANG T , SCHROM GERHARD , PAILLET FABRICE , RADHAKRISHNAN KALADHAR , GARDNER DONALD S , MOON SUNG T , KARNIK TANAY
CPC分类号： H05K1/165 , H01L23/645 , H01L2223/6677 , H01L2924/0002 , H01L2924/3011 , H05K1/0263 , H05K3/42 , H05K2201/09627 , H05K2201/09709 , H01L2924/00
摘要： An inductor and multiple inductors embedded in a substrate (e.g., IC package substrate, board substrate, and/or other substrate) is provided herein.
摘要翻译：本文提供了嵌入基板（例如IC封装基板，板基板和/或其他基板）中的电感器和多个电感器。

2. 发明申请

WO2009061789A3 METHODS OF FORMING MAGNETIC VIAS TO MAXIMIZE INDUCTANCE IN INTEGRATED CIRCUITS AND STRUCTURES FORMED THEREBY 审中-公开
标题翻译：形成磁性VIAS的方法最大限度地提高了集成电路中的电感和形成的结构
公开(公告)号：WO2009061789A3
公开(公告)日：2009-09-03
申请号：PCT/US2008082443
申请日：2008-11-05
申请人： INTEL CORP , GARDNER DONALD , SCHROM GERHARD , HAZUCHA PETER , PAILLET FABRICE , KARNIK TANAY
发明人： GARDNER DONALD , SCHROM GERHARD , HAZUCHA PETER , PAILLET FABRICE , KARNIK TANAY
IPC分类号： H01L27/04
CPC分类号： H01F41/046 , H01F17/0006 , H01F27/324 , H01F2017/0066 , H01L23/5227 , H01L2924/0002 , Y10T29/4902 , Y10T428/24331 , H01L2924/00
摘要： Methods and associated structures of forming microelectronic devices are described. Those methods may include forming a first layer of a magnetic material on a substrate, forming an oxide layer on the first layer of the magnetic material, forming at least one conductive structure on the first magnetic layer, forming a dielectric layer on the at least one conductive structure, forming a second layer of the magnetic material on the at least one conductive structure, and forming a magnetic via coupled to the first and second layers of the magnetic material, wherein the magnetic via comprises a shape to increase inductance of the inductive structure.
摘要翻译：描述形成微电子器件的方法和相关结构。这些方法可以包括在衬底上形成磁性材料的第一层，在磁性材料的第一层上形成氧化物层，在第一磁性层上形成至少一个导电结构，在至少一个上形成介电层在所述至少一个导电结构上形成所述磁性材料的第二层，以及形成耦合到所述磁性材料的所述第一和第二层的磁通孔，其中所述磁通孔包括增加所述电感结构的电感的形状。

3. 发明申请

WO2006039606A2 CPU POWER DELIVERY SYSTEM 审中-公开
标题翻译： CPU电源传输系统
公开(公告)号：WO2006039606A2
公开(公告)日：2006-04-13
申请号：PCT/US2005035388
申请日：2005-09-29
申请人： INTEL CORP , NARENDRA SIVA , WILSON HOWARD , GARDNER DONALD , HAZUCHA PETER , SCHROM GERHARD , KARNIK TANAY , BORKAR NITIN , DE VIVEK , BORKAR SHEKHAR
发明人： NARENDRA SIVA , WILSON HOWARD , GARDNER DONALD , HAZUCHA PETER , SCHROM GERHARD , KARNIK TANAY , BORKAR NITIN , DE VIVEK , BORKAR SHEKHAR
CPC分类号： G06F1/26 , G06F1/189 , H01L25/16 , H01L25/18 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2924/00014 , H01L2924/01068 , H01L2924/15311 , H01L2924/3011 , H01L2224/05599
摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator/ converter die bonded to the CPU die in a three dimensional packaging layout.
摘要翻译：公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU管芯的电压调节器/转换器管芯。

4. 发明申请

WO2006039048A3 AN APPARATUS AND METHOD FOR MULTI-PHASE TRANSFORMERS 审中-公开
标题翻译：多相变压器的装置和方法
公开(公告)号：WO2006039048A3
公开(公告)日：2006-08-10
申请号：PCT/US2005031311
申请日：2005-09-01
申请人： INTEL CORP , SCHROM GERHARD , HAZUCHA PETER , GARDNER DONALD , DE VIVEK , KARNIK TANAY
发明人： SCHROM GERHARD , HAZUCHA PETER , GARDNER DONALD , DE VIVEK , KARNIK TANAY
IPC分类号： H01F37/00 , H02M3/158
CPC分类号： H02M3/1584 , H01F27/38 , H01F27/42 , H01F37/00 , H01F2038/026
摘要： A method and apparatus for multi-phase transformers (200) are described. In one embodiment, a coupled inductor topology for the multi-phase transformers comprising N primary inductors (210-240). In one embodiment, each primary inductor is coupled to one of N input nodes (201-1, 201-2, 201-3, 201-4) and a common output node (205). The transformer further includes N-1 secondary inductors (222-242) coupled in series between one input node (201-1) and the common output node (250). In one embodiment, the N-1 secondary inductors (222-242) are arranged to couple energy from N-1 of the primary inductors (220-240) to provide a common node voltage (250) as an average of N input node voltages (201-1, 201-2, 201-3, 201-4), wherein N is an integer greater than two. Other embodiments are described and claimed.
摘要翻译：描述了一种用于多相变压器（200）的方法和装置。在一个实施例中，用于多相变压器的耦合电感器拓扑结构包括N个初级电感器（210-240）。在一个实施例中，每个初级电感器耦合到N个输入节点（201-1,201-2,201-3,201-4-4）和公共输出节点（205）中的一个。变压器还包括串联耦合在一个输入节点（201-1）和公共输出节点（250）之间的N-1个次级电感器（222-242）。在一个实施例中，N-1次级电感器（222-242）被布置成耦合来自主电感器（220-240）的N-1的能量，以提供作为N个输入节点电压的平均值的公共节点电压（250）（201-1,201-2,201-3,201-4），其中N是大于2的整数。描述和要求保护其他实施例。

5. 发明申请

WO0245156A3 CMOS FABRICATION PROCESS UTILIZING SPECIAL TRANSISTOR ORIENTATION 审中-公开
标题翻译： CMOS制造工艺利用特殊晶体管方向
公开(公告)号：WO0245156A3
公开(公告)日：2003-01-23
申请号：PCT/US0144162
申请日：2001-11-06
申请人： INTEL CORP , ARMSTRONG MARK , SCHROM GERHARD , KUHN KELIN J , PACKAN PAUL A , TYAGI SUNIT D , THOMPSON SCOTT E
发明人： ARMSTRONG MARK , SCHROM GERHARD , KUHN KELIN J , PACKAN PAUL A , TYAGI SUNIT D , THOMPSON SCOTT E
IPC分类号： H01L21/8238 , H01L27/092 , H01L29/04 , H01L29/10 , H01L29/78
CPC分类号： H01L29/7846 , H01L21/823807 , H01L27/092 , H01L29/045 , H01L29/1033 , H01L29/78 , H01L29/7843
摘要： Complementary metal oxide semiconductor transistors are formed on a silicon substrate. The substrate has a {100} crystallographic orientation. The transistors are formed on the substrate so that current flows in the channels of the transistors are parallel to the direction. Additionally, longitudinal tensile stress is applied to the channels.
摘要翻译：互补金属氧化物半导体晶体管形成在硅衬底上。基板具有{100}晶体取向。晶体管形成在衬底上，使得电流在晶体管的沟道中流动平行于<100>方向。此外，纵向拉伸应力施加到通道。

6. 发明申请

WO2004100194A3 ON-DIE MICRO-TRANSFORMER STRUCTURES WITH MAGNETIC MATERIALS 审中-公开
标题翻译：带磁性材料的电容式微型变压器结构
公开(公告)号：WO2004100194A3
公开(公告)日：2004-12-29
申请号：PCT/US2004011420
申请日：2004-04-14
申请人： INTEL CORP
发明人： GARDNER DONALD , SCHROM GERHARD , HAZUCHA PETER
IPC分类号： H01F19/08 , H01F27/28 , H01F27/29 , H01P1/205 , G01F1/26 , H01F19/04
CPC分类号： H01P1/2056 , H01F10/132 , H01F19/08 , H01F27/2804 , H01F27/29
摘要： A transformer integrated on a die, the transformer comprising a set of conductive lines (302) formed on the die within one layer and interconnected among each other so that no two lines belonging to any one winding are nearest neighbors. The set of conductive lines (302) is surrounded by a magnetic material (304), which may be amorphous CoZrTa, CoFeHfO, CoAlO, FeSiO, CoFeAlO, CoNbTa, CoZr, and other amorphous cobalt alloys. The transformer may be operated at frequencies higher than 10 MHz and as high as 1 GHz, with relatively low resistance and relatively high magnetic coupling between the windings.
摘要翻译：一种集成在管芯上的变压器，所述变压器包括在一个层内形成在管芯上的一组导线（302），并且彼此互连，使得属于任何一个绕组的两条线不是最邻近的。导电线（302）的组由磁性材料（304）包围，其可以是无定形CoZrTa，CoFeHfO，CoAlO，FeSiO，CoFeAlO，CoNbTa，CoZr和其它无定形钴合金。变压器可以在高于10MHz和高达1GHz的频率下操作，具有相对低的电阻和绕组之间的相对较高的磁耦合。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式